Latch up是指在CMOS晶片中,由于寄生的NPN和PNP三极管相互导通使得在电源VDD和地VSS之间产生低阻抗通路,导致VDD和VSS之间产生大电流的一种机制。长时间的大电流将会对芯片产生永久性的损坏。 下面以CMOS中反相器(inverter)为例,详细说明Latch up产生的具体原因(寄生NPN和PNP的导通)。 图1:反相器的切面图及内部寄生三...
闩锁效应(Latch up)是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。 本文首先介绍Latch up的产生原理,接着讨论电路设计上如何避免Latch up,最后简单介绍Latch up测试时designer需要考虑的问题。 Latch up的原理: Latch up是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的寄生n-p-n-p结构产生...
闩锁效应,简称latch-up,是CMOS技术中的一个关键问题,它就像是在NMOS和PMOS之间形成的一个特殊的电路回路。你一听到latch-up,就想象一下这两个晶体管之间的回路,你基本上就掌握了这个概念的精髓。 这个现象之所以重要,是因为它有可能导致整个芯片彻底报废。所以,在质量检测(QUAL测试)中,latch-up是一个必须检查的项...
Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流。 Latch-up发生的条件: (i)当两个BJT都导通,在VDD和GND之间产生低阻抗通路; (ii) 两个晶体管反馈回路(feedback loop)增益的乘积大于1( ...
闩锁效应(Latch-up)是CMOS集成电路中的一种寄生效应,它可能导致电路失效甚至烧毁芯片。 闩锁效应的基本原理是在CMOS电路中,由于NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构,当其中一个三极管正偏时,就会构成正反馈,形成闩锁。这种反馈会导致电流在两个管子构成的回路中不停地被放大,从而引起芯片...
下面讨论寄生三级管导通的几种情况,以说明Latch up形成的具体原因。 2.1如图1,当Vout端电位过冲(overshoot)大于VDD0.7V时; PNP2三极管发射结正偏,又由于集电结反偏,所以此时PNP2三极管导通,此时电流通过PNP2三极管的集电极流向P-sub衬底寄生的Rpw电阻,在Rpw上形成压降,当电位超过0.7V时,使得NPN1和NPN2三极管发射...
闩锁效应(Latch-up)原理及其抑制方法解析 一、闩锁效应:实际上是由于CMOS电路中基极和集电极相互连接的两个BJT管子(下图中,侧面式NPN和垂直式PNP)的回路放大作用形成的,在两个管子的电流放大系数均大于1时,电流在这两个管子构成的回路中不停地被放大,从而导致管子承受的电流过大而烧毁芯片的一种现象。
Latch-up闩锁效应是CMOS电路中一个重要的可靠性问题,它的发生可能会导致电路的永久性损坏。因此,在设计和制造CMOS电路时,工程师会采取多种措施来防止闩锁效应的发生,例如通过改进芯片布局设计、增加保护结构、使用更高质量的材料等方式来降低其发生的风险。©...
Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流。 Latch-up发生的条件: (i)当两个BJT都导通,在VDD和GND之间产生低阻抗通路; (ii) 两个晶体管反馈回路(feedback loop)增益的乘积大于1(\beta_{...