DDR Configuration 根据自己开发板的DDR进行配置。 配置ZYNQ7 Processing System 完成。最终如下图所示。 4) Generate Output Products... 和Create HDL Wrapper... 首先选中system右键选中Generate Output Products... 选中system右键选中Create HDL Wrapper... 5) 硬件导入SDK (1) 导出硬件 选择菜单File->Export->...
(4)打开 IP 目录后,在搜索栏中键入“ zynq”,找到并双击“ ZYNQ7 Processing System”,将 ZYNQ7处理系统 IP 添加到设计中。 (5)添加完成后, ZYNQ7 Processing System 模块出现在 Diagram 中,如下图所示: (6)双击所添加的 ZYNQ7 Processing System 模块,进入 ZYNQ7 处理系统的配置界面。界面左侧为页面导航面...
点击create block design,块的名称为system, 点击图上的加号,查找zynq IP,选择zynq7 processing system。 点击run block automation 这个界面什么也不做,点击OK。 然后就会生成如图所示引脚。 双击进入system,点击clock configuration,ZYBO提供了50Mhz的时钟给PS部分,所以input frequency添加50Mhz,FCLK就是产生的时钟,这...
5. Open Block Design 并添加zynqProcessing System模块，Diagram里面有加号可以加各种各样的IP到BlockDesign里面，可以右击空白add ip，也可以用快捷键ctrl+i，实现功能一样 6. 设置PS外设，UART、Ethernet、和DDR3/4等，刚开始先可以只设置这三个就足够用了，后续根据功能再新增其他外设。双击zynq7 Processing Syst...
添加ZYNQ7 Processing System, 改名为ps7并执行run block automation, 保留默认值点击OK,双击ps7, 使能 interrupts IRQ_F2P, 使能S AXI HP0。 添加Clocking Wizard, 设置100, 150, 200, 50MHz输出,设置复位信号低有效。 添加四个Processor System Reset, 分别命名为proc_sys_reset_100MHz,proc_sys_reset_150...
2-4 打开IP目录后,在搜索栏中键入“zynq”,找到并双击“ZYNQ7 Processing System”,将ZYNQ7处理系统IP添加到设计中。 图1.3.10 添加ZYNQ7 Processing System IP 2-5 添加完成后,ZYNQ7 Processing System模块出现在Diagram中,如下图所示: 图1.3.11 ZYNQ7 Processing System IP ...
2、当使用开发板厂商提供的开发板时,建立工程时需要修改PS的设置,开发板厂商一般会给出一个ps_preset.tcl文件,只需要在customize IP时载入即可完成配置。如下所示: 3、当需要将自己配置好的PS IP的配置导出到另一个工程使用,可以使用save configiration,生成一个tcl文件,如下所示: ...
进入BLOCK DESIGN开发界面,双击ZYNQ7 Processing System IP核框图,再点击"MIO Configuration",在I/O Peripherals下可看到UART0已配置成EMIO模式。 图72 axi_video_display_demo案例 案例功能 案例功能: 支持从PS端使用GStreamer或PL端使用Video Test Pattern Generator IP核产生图像到显示屏上显示。
设置ZYNQ7 Processing System IP核的DDR内存,然后点击OK,完成IP核配置: 点击Run Block Automation,运行模块自动化,并在弹出的对话框中直接点击OK: 使用鼠标左键,单击FCLK_CLK0,并拖动鼠标至M_AXI_GP0_ACLK,将这两个管脚短接起来: 在Sources窗口,右键点击design_1.bd文件,在弹出的菜单中,选择Generate Output Prod...
1.5、搜索“zynq”,在搜索结果列表中双击“ZYNQ7 Processing System 1.6、双击 Block 图中的“processing_system7_0”(直接双击蓝色区域),配置相关参数 1.7、首先出现的界面是 ZYNQ 硬核的架构图,可以很清楚看到它的结构,可以参考 官方文档,在官网搜索ug585 即可 ...