这会自动给系统添加一个 Processor System Reset 模块,用于整个系统的重置 并将PS 模块和加法器模块的 axi 接口正确连接起来 ctrl+S 保存模块设计 按F6 Validate Design,确保没有报错 在Sources 界面,右键 block design 的名字->Create HDL Wrapper 此时可以看见顶层模块是一个 .v 文件 点击Generate Bitstream,完成...
添加ZYNQ7 Processing System, 改名为ps7并执行run block automation, 保留默认值点击OK,双击ps7, 使能 interrupts IRQ_F2P, 使能S AXI HP0。 添加Clocking Wizard, 设置100, 150, 200, 50MHz输出,设置复位信号低有效。 添加四个Processor System Reset, 分别命名为proc_sys_reset_100MHz,proc_sys_reset_150M...
AXI interconnect Processor System Reset 自动完成了外设IP的AXI-Lite端口与ZYNQ7 Processing System的连接,默认接法是ZYNQ的FCLK_CLK0作为外设AXI时钟,Processor System Reset产生外设复位信号连接到所有外设的复位端口。 将AXI GPIO的引脚引出。 可以使用“Regenerate Layout”,重新布局Block Design。 图9 Step6: 在“...
Processor System Reset 自动完成了外设IP的AXI-Lite端口与ZYNQ7 Processing System的连接,默认接法是ZYNQ的FCLK_CLK0作为外设AXI时钟,Processor System Reset产生外设复位信号连接到所有外设的复位端口。 将AXI GPIO的引脚引出。 可以使用“Regenerate Layout”,重新布局Block Design。 图9 Step6: 在“Address Editor”...
2.Processor System Reset 3.自动完成了外设IP的AXI-Lite端口与ZYNQ7 Processing System的连接,默认接法是ZYNQ的FCLK_CLK0作为外设AXI时钟,Processor System Reset产生外设复位信号连接到所有外设的复位端口。 4.将AXI GPIO的引脚引出。 可以使用“Regenerate Layout”,重新布局Block Design。
注意两个名称:ZYNQ重命名ps7, proc_sys_reset_0为系统复位模块,这两个名词在Tcl命令中将会用到。 1.1 添加必要的IP 设置ZYNQ Processing System,双击ZYNQ IP, 在PS-PL Configuration中 展开AXI Non Secure Enablement->GP Master AXI Interface 不勾选 M AXI GP0 interface ...
Processing System Reset(添加ZYNQ7 processing System 点自动连线会自动添加,当然也可以手动添加) Concat Block设计图 使能ZYNQ7 processing System的时钟PL Fabric clocks,用以驱动PL端的IP: PL Fabric clocks设置 使能M AXI GP0接口如下: M AXI GP0设置 ...
<1> PS-PL Configuration->General->Enable Clock Resets->去掉FCLK_RESET0_N <2> PS-PL Configuration->GP Master AXI Interface->去掉 M AXI GP0 interface <3> Clock Configuration->PL Fabric Clocks->去掉FCLK_CLK0 <4> DDR Congiguration->去掉Enable DDR <5> 设置SD和UART引脚 MIO Configuratio...
12、选择“ps_uart_hello”,右键“Run as”,选择第一个“Launch on Hardware(SystemDebuger)”,使用系统调试,直接运行程序。 13、可以看到串口没有任何输出 14、为了保证系统的可靠调试,需要添加一个配置,右键“Run As -> Run Configuration...” 15、选择“Reset entire system”复位整个系统,如果系统中还有 PL...
连接/mig_7series_1/aresetn到/proc_sys_rest/peripheral_aresetn[0:0] 单击窗口上部的Run Block Automation,选择processing_system7_1 单击/mig_7series_1/SYS_CLK前面的加号,展开这个接口。 选中/mig_7series_1/sys_clk_p,单击右键,选择Create Port。在弹出的窗口里面更改Type为Clock,填写Frequency(MHz)为...