本发明的有益效果为:提供了一种亚阈值sram存储单元电路,结合基于该电路的读写方式,使得本发明具有很高的读写噪声容限,可以工作在亚阈值区,从而降低了功耗;本发明改善了写数据的能力,使用新的写操作的方法,使得数据很容易写进单元中,大幅度提升了写裕度;同时本发明采用读写分离结构,使得读噪声容限达到最大化;另外本...
额外的功耗消耗,实验测得当列译码单元(CMUX)为4时,总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3%和88.2%;同时,该电路大幅提高读噪声容限,使读噪声容限与保持状态噪声容限类似,达到了传统6T的读噪声容限的2.3倍;另外,该电路通过打断反相器反馈结构使得写裕度有所提高,达到了传统6T SRAM单元...
一种具有高读噪声容限的SRAM存储单元电路,属于集成电路技术领域.第一NMOS管的栅极连接第二NMOS管的栅极和字线,其漏极作为共享传输端,其源极连接第二PMOS管,第三PMOS管,第四NMOS管和第六NMOS管的栅极以及第一PMOS管和第三NMOS管的漏极;第二NMOS管的漏极连接位线,其源极连接第一PMOS管和第五NMOS管的栅极以及...
摘要 一种提高读噪声容限和写裕度的亚阈值SRAM存储单元电路,属于集成电路技术领域。本发明的电路中第一PMOS管MP1、第一NMOS管MN1、第三NMOS管MN3和第三PMOS管MP3构成第一反相器,第二PMOS管MP2、第二NMOS管MN2、第四NMOS管MN4和第四PMOS管MP4构成第二反相器,用于存储相反的数据,即存储点Q和存储点QB的数据;...
(54)发明名称一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路(57)摘要本实用新型公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路,该电路包括:四个PMOS管P1～P4和八个NMOS管N1～N8;其中,NMOS管N1和PMOS管P1组成一个反相器A1,该反相器A1输入端接字线WL,输出端接NMOS管N4的栅极,所述PMOS管...
公开号：CN204102573U 公开日：20150114 专利内容由知识产权出版社提供 摘要：本实用新型公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路包括：四个PMOS管P1～P4和八个NMOS管N1～N8；其中，NMOS管N1和PMOS管P1组成一个反相器A1，该反相器A1输入端接字线WL，输出端接NMOS管N4的栅极，所述...
1.一种提高读噪声容限和写裕度的亚阈值SRAM存储单元电路,其特征在于,包括第一 NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、 第六NMOS管(MN6)、第七丽0S管(MN7)、第八NMOS管(MN8)、第一PMOS管(MP1)、第二PMOS管 (MP2)、第三PMOS管(MP3)、第四 PMO...
一种提高读噪声容限和写裕度的亚阈值SRAM存储单元电路,属于集成电路技术领域。本发明的电路中第一PMOS管MP1、第一NMOS管MN1、第三NMOS管MN3和第三PMOS管MP3构成第一反相器,第二PMOS管MP2、第二NMOS管MN2、第四NMOS管MN4和第四PMOS管MP4构成第二反相器,用于存储相反的数据,即存储点Q和存储点QB的数据;第七NMO...
提供了一种亚阈值SRAM存储单元电路,结合基于该电路的读写方式,使得本发明具有很高的读写噪声容限,可以工作在亚阈值区,从而降低了功耗;本发明改善了写数据的能力,使用新的写操作的方法,使得数据很容易写进单元中,大幅度提升了写裕度;同时本发明采用读写分离结构,使得读噪声容限达到最大化;另外本发明不需要读写辅助...