此时使用set_clock_groups约束,-logically_exclusive或-physically_exclusive是等价的,对于ASIC芯片需要考虑信号完整性,但对于FPGA芯片则无需考虑。因此,对于FPGA中set_clock_groups使用中无需过于区分Asynchronous,Logically_exclusive和Physically_exclusive的区别,更多的是在ASIC芯片设计中需要考虑。 set_clock_groups -name ...
Logically_exclusive是两个时钟物理线路上可同时使用,但逻辑上不会同时存在,如两个时钟经过bufgmux输出。 Physically_exclusive是两个时钟在设计中不会同步存在, 如同一个时钟port定义了多个时钟,一个测试时钟,一个功能时钟,则两个时钟间不存在SI问题。 Logically_exclusive和Physically_exclusive看内容解释都有互斥不分析...
一、命令格式 set_clock_groups [-asynchronous] [-exclusive] –group <names> 二、选项说明 -asynchronous :顾名思义,时钟是异步不相关的,时钟有完全不同的时钟源 -exclusive :时钟是互斥的,即时钟不会再同一时刻同时有效 实际上,这两个选项的效果是完全一样的。… TimeQuest treats both options, “-exclusiv...
本文将详细介绍 `set_clock_groups` 命令中的两种排他类型:逻辑排他(logically exclusive)和物理排他(physically exclusive),并结合实例进行说明。 ### 1. 基本概念 **逻辑排他(Logically Exclusive)**: - 工具会认为两个时钟域在逻辑上是独立的,不会进行时序检查。 - 但工具仍会计算这两个时钟域之间的串扰(...
set_clock_groups [-asynchronous] [-exclusive] –group <names> 二、选项说明 -asynchronous :顾名思义,时钟是异步不相关的,时钟有完全不同的时钟源 -exclusive :时钟是互斥的,即时钟不会再同一时刻同时有效 实际上,这两个选项的效果是完全一样的。… TimeQuest treats both options, “-exclusive” and “-...
- -physically_exclusive: 指定两个时钟域在物理上是互斥的 - -logically_exclusive: 指定两个时钟域在逻辑上是互斥的 - -group_type <type>: 指定时钟域的类型,如时钟、时钟衍生域等 三、set_clock_groups 的用法示例 为了更好地理解 set_clock_groups 命令的用法,以下给出一个简单的示例。假设有以下时钟域...
–physically_exclusive 如果时钟不在设计中同时存在。例如时钟在同一主端口上定义,但工作在两种不同的模式下。这些时钟之间将没有SI交互。 set_clock_groups –physically_exclusive -group {SYS_CLK} -group {TEST_CLK} # use physically exclusive 可以通过remove_clock_groups删除clock_groups声明 在大型设计中,可...
My wrong that forget to check the log first, thanks. --- Quote Start --- Strange. When I run it without those options I get an error: At least one of the following options are required: -asynchronous, -exclusive --- Quote End --- Translate 0 Kudos Copy...
set_clock_groups -physically_exclusive -group {*clk_?1} \ -group {*clk_?2} 图92.示例约束设计拓扑结构 尽管Set Clock Groups对话框只允许两个时钟组,但您也可以在.sdc文件中指定任意数量的-group {<group of clocks>}选项。如果从assignment中省略了不相关的时钟,那么Timing Analyzer会保守地执行操作,并...
`-physically_exclusive`适用于物理上不同时存在的时钟，如`set_clock_groups –physically_exclusive -group {SYS_CLK} -group {TEST_CLK}`，它们之间不会有SI交互。在大型设计中，`set_clock_groups`比`set_false_path`更有效，尤其在约束数量众多时，前者更加简洁易维护。通过`remove_clock_groups`...