在集成电路设计中,时钟域交叉(clock domain crossing, CDC)是一个关键的概念。为了确保时序分析的准确性和效率,设计者需要明确指定时钟域之间的关系。本文将详细介绍 `set_clock_groups` 命令中的两种排他类型:逻辑排他(logically exclusive)和物理排他(physically exclusive),并结合实例进行说明。 ### 1. 基本概念...
set_clock_groups [-asynchronous | -exclusive] -group <clock name> [-group <clock name>] [-group <clock name>] ... a group is defined with the -group option. the timequest timing analyzer cuts the timing paths between clocks each of the separate -groups grou...
Wild-eyed and pumped up with emotion, Helen Mirren fled into the winter night, her high-heeled boots slipping in the snow.Maung, Carole Aye
在集成电路设计中,时钟域交叉(clock domain crossing, CDC)是一个关键的概念。为了确保时序分析的准确性和效率,设计者需要明确指定时钟域之间的关系。本文将详细介绍 `set_clock_groups` 命令中的两种排他类型:逻辑排他(logically exclusive)和物理排他(physically exclusive),并结合实例进行说明。 ### 1. 基本概念...
set_clock_groups -logically_exclusive -group [get_clocks clkA] -group [get_clocks clkB] ``` 在这个例子中,`clkA` 和 `clkB` 被定义为逻辑排他。工具会认为这两个时钟域在逻辑上是独立的,不会进行时序检查,但仍会计算它们之间的串扰。