接收器: ◇ RXCLK——接收时钟信号(从收到的数据中提取,因此与GTXCLK无关联) ◇ RXD[7..0]——接收数据 ◇ RXDV——接收数据有效指示 ◇ RXER——接收数据出错指示 ◇ COL——冲突检测(仅用于半双工状态) 管理配置 ◇ MDC——配置接口时钟 ◇ MDIO——配置接口I/O 管理配置接口控制PHY的特性。该接口有...
RMII通过精简信号线和统一时钟设计,为嵌入式系统提供了低引脚数、低成本的以太网接口解决方案。其硬件设计需重点关注时钟稳定性、信号完整性和PHY配置,适用于IoT、工业控制及消费电子等领域。随着技术发展,RMII将继续向多速率、高集成度和低功耗方向演进,推动智能设备的普及。
1.1、GMII接口概述 GMII接口属于源同步时钟类型(时钟与数据都是由同一芯片驱动),时钟速率125MHz,接口连接关系如图1所示,22根线,其中TX_EN, TX_ER, TXD<7:0>这些信号同步于TX_CLK;RX_DV, RX_ER, 图1 GMII接口原理框图 RXD<7:0>这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式,一般设计中...
MII_RXD[3:0]:数据接收信号。该信号是 4 个一组的数据信号,由 PHY 同步驱动,在MII_RX_DV 信号有效时才为有效信号(有效数据)。MII_RXD[0] 为最低有效位,MII_RXD[3] 为最高有效位。当 MII_RX_DV 禁止、MII_RX_ER 使能时,特定的MII_RXD[3:0] 值用于传输来自 PHY 的特定信息。 MII_RX_ER:接收...
同样，RX_DV、RX_ER等信号也各自有其独特的作用。图1展示了GMII接口的原理框图，其中RXD<7:0>这些信号是同步于RX_CLK的。值得注意的是，CRS和COL这两个信号仅在半双工模式下使用，在常规设计中可能不会涉及。此外，这两个信号与时钟是异步的，因此在实际应用中可能不会对其有特别的要求。关于GMII接口的详细信号...
RXDV,接收数据有效指示; RXER,接收数据出错指示; COL,冲突检测(仅用于半双工状态)。 管理配置: MDC,配置接口时钟; MDIO,配置接口I/O。 管理配置接口控制PHY的特性。该接口有32个寄存器地址,每个地址16位。其中前16个已经在“IEEE 802.3,2000-22.2.4 Management Functions”中规定了用途,其余的则由各器件自己指定...
因为需要将83826E配置为RMII SLAVE MDOE, 我需要在外围电路中,将strap pin10(引脚18)和strap pin4(引脚28)上拉为高电平。 结果通过读取扩展寄存器0x468的bit 12,发现引脚18也被配置为RMII_RX_DV了。 我需要将引脚18切换回RMII_CRS_DV:我通过写扩展寄存器0x302的bit8为0(写过程:先读取0x302,得到值0x0100,...
MII_RX_DV:接收数据有效信号。该信号表示 PHY 当前正针对 MII 接收已恢复并解码的半字节。该信号必须与恢复帧的头半字节进行同步 (MII_RX_CLK),并且一直保持同步到恢复帧的最后半字节。该信号必须在最后半字节随后的第一个时钟周期之前禁止。为了正确地接收帧,MII_RX_DV 信号必须在时间范围上涵盖要接收的帧,其...
◇ RXDV——接收数据有效指示 ◇ RXER——接收数据出错指示 ◇ COL——冲突检测(仅用于半双工状态) 管理配置 ◇ MDC——配置接口时钟 ◇ MDIO——配置接口I/O 管理配置接口控制PHY的特性。该接口有32个寄存器地址,每个地址16位。其中前16个已经在“IEEE 802.3,2000-22.2.4 Management Functions”中规定了用途,...
CRSDV:此信号是由MII接口中的RX_DV和CRS两个信号合并而成。当介质不空闲时,CRS_DV和RECLK相异步的方式给出。当CRS比RXDV早结束时(即载波消失而队列中还有数据要传输时),就会出现CRSDV在半位元组的边界以25MHz/2.5MHz的频率在0、1之间的来回切换。因此,MAC能够从 CRSDV中精确的恢复出RXDV和CRS。