AIA-IMSIC介绍 传入MSI控制器(IMSIC)是一个可选的RISC-V硬件组件,它与hart紧密耦合,每个hart一个IMSIC。IMSIC接收并记录hart的传入消息信号中断(msi),并在存在待服务的挂起和启用的中断时向hart发送信号。 IMSIC在机器的地址空间中有一个或多个内存映射寄存器,用于接收msi。除了那些内存映射寄存器… ...
riscv AIA IOMMU 概览 TheRISC-VAdvanced Interrupt Architecture, Version 1.0, June 30, 2023 RISC-VIOMMUArchitecture Specification, Version v1.0.0, 2023-07-25 在虚拟化场景中,设备直通虚拟机依赖IOMMU支持: 设备使用gpa发起DMA访存。IOMMU负责将gpa翻译成hpa。 设备触发msi中断。IOMMU负责将msi中断重定向到vir...
据介绍，Veyron V1采用先进的5nm制程工艺，基于Ventana自研的高性能RISC-V内核，8流水线设计，支持乱序执行，主频高达3.6GHz，每个集群最多16个内核，多集群最多可扩展至192核，拥有48MB共享三级缓存，拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构（AIA）、支持全面的RAS功能、自上而下的软件性能调整方法，可以...
在规格上，X100支持最新的RV Vector 1.0标准，通过向量架构的定制优化极大提高了处理器的计算能力，目前市面上其他RISC-V芯片均未支持RV Vector 1.0。针对服务器、车载芯片等场景，X100实现了RISC-V 的虚拟化标准，可以支持更多的虚拟化需求。另外，X100还实现了RISC-V最新的先进中断架构AIA。总的来说，X100同时...
支持RV虚拟化标准(RVHypervisor Extension)支持RV先进中断标准(RV AIA Extension) 支持安全扩展 支持RV 调试标准 (RV Debug Extension) 支持一致性的多核多簇扩展,单cluster最多支持4核,并且支持多cluster互联 02 X100在规格上的稀缺性 X100完全依照RISC-V指令集标准进行开发设计,并在向量计算、虚拟化、中断等支持上...
RISC-V架构下,使用 AIA 架构,通过 IMSIC 接收由 PCIe 或者 APLIC 的 MSI 写请求,将 MSI 中断直接递送到虚拟机,来完成中断虚拟化。由于不同的虚拟机外设使用的 MSI 写地址为该虚拟外设独占,不需要使用两级地址翻译,RISC-V IOMMU 架构为 MSI 写地址提供了仅进行 GPA -> SPA 地址翻译的独立 MSI 页表进行...
早在2022年12月,Ventana公司就曾发布了全球首款基于RISC-V架构的服务器CPU——Veyron V1,采用5nm制程工艺,基于Ventana自研的高性能RISC-V内核,8流水线设计,支持乱序执行,主频超过3GHz,每个集群最多16个内核,多集群最多可扩展至192核,拥有48MB共享三级缓存,拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构(AIA)、...
得益于其 IOMMU 设计和高级中断架构 (AIA:Advanced Interrupt Architecture),V2 内核可以支持 Type 1 和 Type 2 服务器虚拟化管理程序(server virtualization hypervisors )以及嵌套虚拟化(nested virtualization)。 该内核还具有用于调试、跟踪和性能监控的端口。所有这些都是现代超大规模数据中心服务器 CPU 的赌注。V1...
进迭时空表示，其坚持布局研发难度更大、研发周期更长的服务器 CPU 芯片。目前基本完成了全部核心技术积累，完成了服务器 CPU 芯片平台的开发，在业界率先提供了可完整支持服务器规格的 RISC-V CPU 芯片软硬件平台：完成服务器 CPU 芯片关键 IP 的研发：包括主控 CPU 核 X100、支持中断虚拟化的 AIA 和 APLIC、...
进迭时空的服务器级CPU核X100实现的RVH虚拟化标准和AIA先进中断架构扩展，可提供CPU虚拟化、内存虚拟化以及中断虚拟化的能力。在此基础上，移动云能力中心联合进迭时空开展了RISC-V IOMMU全栈软硬件一体化的研发，并基于X100高性能服务器CPU原型平台完成了OS、CPU、高速外接设备的虚拟化适配，此项适配标志着RISC-V已...