AIA-IMSIC介绍 传入MSI控制器(IMSIC)是一个可选的RISC-V硬件组件,它与hart紧密耦合,每个hart一个IMSIC。IMSIC接收并记录hart的传入消息信号中断(msi),并在存在待服务的挂起和启用的中断时向hart发送信号。 IMSIC在机器的地址空间中有一个或多个内存映射寄存器,用于接收msi。除了那些内存映射寄存器… ...
The RISC-V Advanced Interrupt Architecture, Version 1.0, June 30, 2023 APLIC(Advanced Platform-Level Interrupt)是riscv中断控制器AIA(Advanced Interrupt Architecture)的一个组件,负责收集、处理并向hart投递外部中断。 APLIC在系统中的位置 AIA中定义了两个组件:IMSIC(Incoming MSI Controller)和APLIC。IMSIC的...
RISC-V架构下,使用 AIA 架构,通过 IMSIC 接收由 PCIe 或者 APLIC 的 MSI 写请求,将 MSI 中断直接递送到虚拟机,来完成中断虚拟化。由于不同的虚拟机外设使用的 MSI 写地址为该虚拟外设独占,不需要使用两级地址翻译,RISC-V IOMMU 架构为 MSI 写地址提供了仅进行 GPA -> SPA 地址翻译的独立 MSI 页表进行优...
为 PLIC 和 NUMA、RISC-V IOMMU、SMBIOS 以及 RVA22 配置文件添加 QEMU 对 ACPI 的支持以及调试/性能分析的支持 为一系列客户端提供对 RISC-V 向量的上游支持 Linux 内核方面，上游合入 RISC-V 向量支持及 AIA 中断驱动（支持 device tree 和 ACPI）2024 年的一个关键主题是优化软件以充分利用 RISC-V 向量...
进迭时空的服务器级CPU核X100实现的RVH虚拟化标准和AIA先进中断架构扩展，可提供CPU虚拟化、内存虚拟化以及中断虚拟化的能力。在此基础上，移动云能力中心联合进迭时空开展了RISC-V IOMMU全栈软硬件一体化的研发，并基于X100高性能服务器CPU原型平台完成了OS、CPU、高速外接设备的虚拟化适配，此项适配标志着RISC-V已...
此外，X100还针对服务器和车载芯片等高需求场景进行了特别优化，实现了RISC-V的虚拟化标准，从而满足更多的虚拟化需求。同时，它还成功应用了RISC-V最新的先进中断架构AIA，进一步强化了处理器的性能。在微架构设计上，X100也展现出了创新实力。它融合了RISC-V指令集的精髓，在指令融合、数据预取、分支预测以及能效优化...
得益于其 IOMMU 设计和高级中断架构 (AIA:Advanced Interrupt Architecture),V2 内核可以支持 Type 1 和 Type 2 服务器虚拟化管理程序(server virtualization hypervisors )以及嵌套虚拟化(nested virtualization)。 该内核还具有用于调试、跟踪和性能监控的端口。所有这些都是现代超大规模数据中心服务器 CPU 的赌注。V1...
在规格上，X100支持最新的RV Vector 1.0标准，通过向量架构的定制优化极大提高了处理器的计算能力，目前市面上其他RISC-V芯片均未支持RV Vector 1.0。针对服务器、车载芯片等场景，X100实现了RISC-V 的虚拟化标准，可以支持更多的虚拟化需求。另外，X100还实现了RISC-V最新的先进中断架构AIA。总的来说，X100同时...
据介绍，Veyron V1采用先进的5nm制程工艺，基于Ventana自研的高性能RISC-V内核，8流水线设计，支持乱序执行，主频高达3.6GHz，每个集群最多16个内核，多集群最多可扩展至192核，拥有48MB共享三级缓存，拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构（AIA）、支持全面的RAS功能、自上而下的软件性能调整方法，可以...
进迭时空表示,其坚持布局研发难度更大、研发周期更长的服务器 CPU 芯片。目前基本完成了全部核心技术积累,完成了服务器 CPU 芯片平台的开发,在业界率先提供了可完整支持服务器规格的 RISC-V CPU 芯片软硬件平台: 完成服务器 CPU 芯片关键 IP 的研发:包括主控 CPU 核 X100、支持中断虚拟化的 AIA 和 APLIC、支持...