表5.1 列出了目前为符合高级中断架构(AIA)的 RISC-V 硬件定义的所有主要中断。除了 RISC-V 高级体系结构指定的主要中断外,AIA 还增加了中断号 35 和 43,作为低优先级和高优先级RAS 事件的本地中断。 在特权体系结构控制的主要中断(编号 0-15)中,AIA 将计数器溢出中断(代码 13)归类为本地中断。此外,还假定...
The RISC-V Advanced Interrupt Architecture, Version 1.0, June 30, 2023 AIA中定义了两个组件:IMSIC(Incoming MSI Controller)和APLIC(Advanced Platform-Level Interrupt)。IMSIC的任务是接收和处理MSI中断,APLIC的任务是接收和处理线中断。本文主要介绍IMSIC。 在AIA的设计中,IMSIC是可选实现的。每一个hart对应...
据介绍,Veyron V1采用先进的5nm制程工艺,基于Ventana自研的高性能RISC-V内核,8流水线设计,支持乱序执行,主频高达3.6GHz,每个集群最多16个内核,多集群最多可扩展至192核,拥有48MB共享三级缓存,拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构(AIA)、支持全面的RAS功能、自上而下的软件性能调整方法,可以满足数据中心...
近日，来自中国的RISC-V AI CPU公司SpacemiT宣布其服务器CPU芯片SpacemiT Vital Stone V100研发取得突破性进展，现提供完整、全面支持服务器规格的RISC-V CPU芯片软硬件平台，包括RISC-V CPU核心 X100、支持中断虚拟化的AIA和APLIC、支持内存虚拟化的IOMMU、支持安全功能的IOPMP、支持与主流BMC通信的LPC和eSPI等。64 ...
早在2022年12月,Ventana公司就曾发布了全球首款基于RISC-V架构的服务器CPU——Veyron V1,采用5nm制程工艺,基于Ventana自研的高性能RISC-V内核,8流水线设计,支持乱序执行,主频超过3GHz,每个集群最多16个内核,多集群最多可扩展至192核,拥有48MB共享三级缓存,拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构(AIA)、...
进迭时空表示，其坚持布局研发难度更大、研发周期更长的服务器 CPU 芯片。目前基本完成了全部核心技术积累，完成了服务器 CPU 芯片平台的开发，在业界率先提供了可完整支持服务器规格的 RISC-V CPU 芯片软硬件平台：完成服务器 CPU 芯片关键 IP 的研发：包括主控 CPU 核 X100、支持中断虚拟化的 AIA 和 APLIC、...
RISC-V架构下,使用 AIA 架构,通过 IMSIC 接收由 PCIe 或者 APLIC 的 MSI 写请求,将 MSI 中断直接递送到虚拟机,来完成中断虚拟化。由于不同的虚拟机外设使用的 MSI 写地址为该虚拟外设独占,不需要使用两级地址翻译,RISC-V IOMMU 架构为 MSI 写地址提供了仅进行 GPA -> SPA 地址翻译的独立 MSI 页表进行...
公司成功研发了包括主控CPU核X100在内的多个关键IP,如支持中断虚拟化的AIA和APLIC、支持内存虚拟化的IOMMU、支持安全功能的IOPMP等。同时,公司还完成了服务器CPU芯片关键子系统的研发,包括CPU子系统、总线子系统、中断子系统等,为服务器CPU芯片平台的开发奠定了坚实基础。
得益于其 IOMMU 设计和高级中断架构 (AIA:Advanced Interrupt Architecture),V2 内核可以支持 Type 1 和 Type 2 服务器虚拟化管理程序(server virtualization hypervisors )以及嵌套虚拟化(nested virtualization)。 该内核还具有用于调试、跟踪和性能监控的端口。所有这些都是现代超大规模数据中心服务器 CPU 的赌注。V1...
进迭时空表示,其坚持布局研发难度更大、研发周期更长的服务器 CPU 芯片。目前基本完成了全部核心技术积累,完成了服务器 CPU 芯片平台的开发,在业界率先提供了可完整支持服务器规格的 RISC-V CPU 芯片软硬件平台: 完成服务器 CPU 芯片关键 IP 的研发:包括主控 CPU 核 X100、支持中断虚拟化的 AIA 和 APLIC、支持...