本文件规定了RISC-V的高级中断架构,包括以下内容:(a)RISC-V harts标准特权架构的扩展,详见《RISC-V指令集手册》第二卷;(b)两个RISC-V系统的标准中断控制器,即高级平台级中断控制器(APLIC)和传入消息信号中断控制器(IMSIC);以及(c)其他系统组件在中断方面的要求。 (对我们的设计决策、实现选项和应用程序的评论...
表5.1 列出了目前为符合高级中断架构(AIA)的 RISC-V 硬件定义的所有主要中断。除了 RISC-V 高级体系结构指定的主要中断外,AIA 还增加了中断号 35 和 43,作为低优先级和高优先级RAS 事件的本地中断。 在特权体系结构控制的主要中断(编号 0-15)中,AIA 将计数器溢出中断(代码 13)归类为本地中断。此外,还假定...
Linux 内核方面，上游合入 RISC-V 向量支持及 AIA 中断驱动（支持 device tree 和 ACPI）2024 年的一个关键主题是优化软件以充分利用 RISC-V 向量指令。而 2025 年的工作将重点支持最近通过的 RVA23 Profile 的硬件。符合 RVA23 标准的硬件将从包含 SiFive 在内的多家公司开始进入开发者社区。拥有一个软件可以...
近日，来自中国的RISC-V AI CPU公司SpacemiT宣布其服务器CPU芯片SpacemiT Vital Stone V100研发取得突破性进展，现提供完整、全面支持服务器规格的RISC-V CPU芯片软硬件平台，包括RISC-V CPU核心 X100、支持中断虚拟化的AIA和APLIC、支持内存虚拟化的IOMMU、支持安全功能的IOPMP、支持与主流BMC通信的LPC和eSPI等。64 ...
高级中断架构 (AIA) 包括本机 MSI 处理和中断虚拟化 外部和自主机调试;追踪记忆 丰富的性能事件和性能计数器 RVA23 功能集包括 UCIe 小芯片接口、+40% 性能、512b 向量单元 + AI 矩阵扩展、服务器级 IOMMU 和 RISE 软件兼容性平台以及特定领域加速 (...
集成了符合高级中断架构 （AIA） 标准的中断控制器，支持消息信号中断 （MSI） 和虚拟化。从软件的角度来看，创建数据中心平台的客户利用开源软件和第一方软件的组合。RISC-V已经存在许多基础的开源软件元素，由于整个社区的协作努力，如RISE项目，这种势头正在加速。P870-D 处理器符合 RISC-V International 定义的平台...
同时，它还成功应用了RISC-V最新的先进中断架构AIA，进一步强化了处理器的性能。在微架构设计上，X100也展现出了创新实力。它融合了RISC-V指令集的精髓，在指令融合、数据预取、分支预测以及能效优化等方面均取得了显著进展。这些创新使得X100不仅在性能上更上一层楼，还充分发挥了微架构高性能与高能耗效率的双重优势...
RISC-V架构下,使用 AIA 架构,通过 IMSIC 接收由 PCIe 或者 APLIC 的 MSI 写请求,将 MSI 中断直接递送到虚拟机,来完成中断虚拟化。由于不同的虚拟机外设使用的 MSI 写地址为该虚拟外设独占,不需要使用两级地址翻译,RISC-V IOMMU 架构为 MSI 写地址提供了仅进行 GPA -> SPA 地址翻译的独立 MSI 页表进行...
早在2022年12月,Ventana公司就曾发布了全球首款基于RISC-V架构的服务器CPU——Veyron V1,采用5nm制程工艺,基于Ventana自研的高性能RISC-V内核,8流水线设计,支持乱序执行,主频超过3GHz,每个集群最多16个内核,多集群最多可扩展至192核,拥有48MB共享三级缓存,拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构(AIA)、...
据介绍,Veyron V1采用先进的5nm制程工艺,基于Ventana自研的高性能RISC-V内核,8流水线设计,支持乱序执行,主频高达3.6GHz,每个集群最多16个内核,多集群最多可扩展至192核,拥有48MB共享三级缓存,拥有高级侧信道攻击缓解措施、IOMMU和高级中断架构(AIA)、支持全面的RAS功能、自上而下的软件性能调整方法,可以满足数据中心...