DC逻辑综合学习1 通常我们说的综合(synthesis)指的是逻辑综合,除此之外还有时钟树综合等说法,即把RTL代码转换成网表的过程,这个过程通常通过专门的综合工具来实现,目前最主流的综合工具就是synopsys的Design Compiler工具,简称DC。 综合的过程如下如图所示: Image 从上面的流程图可以发现,在完成RTL设计后首先需要添加库...
Design Compiler(综合)问题总结分享(一) Q1: target_library和link_library区别? A:target_library,即目标工艺库,用于生成工艺相关的门级网表。在Design Compiler的“compile”过程中,根据PPA(性能、功耗、面积)的要求,会选择逻辑门来满足设计功能和时序的要求。 Q2:综合的时候总是出现tri变量怎么办? A: 在综合之...
target library是指定工艺库的名称,其中的cell对应于设计人员想要让DC推断出并且映射到的库单元。 target_library--RTL需要mapping到target_library,将lib-->编译到db类型的库,放到target_library中进行综合 link library定义其库单元只用于参考的库名称,也就是说DC不是使用link library中的单元进行推断。 为了更好的...
在DC中有两种library,target library和link library;其中target library是你在做综合的时候,使用的库(可以使用代码段:set_app_var target_library 90nm_typical.db 指定target library)。一般来说在设计里面把 link library 和 target library 都指定为同一个,只有在要修改设计所综合工艺时才会改link library,举个例...
Link library: 提供设计网表中的 cell,可以跟target_library使用同一个库,但是 DC 不用 link library中的 cell 来综合设计。 当DC 读入设计时,它自动读入由 link library 变量指定的库。当连接设计时,DC 先搜寻其内存中已经有的库,然后在搜寻由 link library 指定的库。
Target Library:对应工艺库,即代工厂提供的某种工艺的工艺库。 Link Library:主要是用来指定DC查找时所指定的目标,通常也就是Target Library。 Synthetic Library:DC综合时用来将HDL代码转化为相对应的元件时所参考的Ip库,例如,符号“+”,通过查找IP库将生成某一类加法器。默认情况下,DC使用它自带的IP库,当然,如果...
虽然流程中包含该步骤,但实际上它并不是DesignCompiler的一个步骤。你不能用DesignCompiler工具来编写HDL文件。 (2) 指定库 通过link_,target_,symbol_,和synthetic_library命令为DesignCompiler指定链接库、对象库、符合库和综合库。 链接库和对象库是工艺库,详细说明了半导体厂家提供的单元和相关信息,像单元名称、单...
1、⽬标库（targe_library）：⼀般就是std cell db；放的是标准单元⼯艺库；是你的综合⽬的库，存放的是你索要映射的逻辑单元。⼀般为standard cell library & io cell library 的type；是DC在mapping时将设计映射到特定⼯艺所使⽤的库，就是使⽤ 2、连接库（link_library）：指定压焊块⼯艺...
link_library是链接库,它是DC在解释综合后网表时用来参考的库。一般情况下,它和目标库相同;当使用综合库时,需要将该综合库加入 4、链接库列表中。symbol_library为指定的符号库。synlib_wait_for_design_license用来获得DesignWare-Foudation的许可(license)。alias语句与UNIX相似,它定义了命令的简称。最后的designer...
Design Compiler的主要功能是将所写的行为级(behavior level)描述的Verilog/VHDL文件转化为结构级(structure level)的Verilog/VHDL文件。 DC的工作流程 设置环境 读入并分析设计 环境约束 设计约束 生成Netlist 设置环境 Target Library: 由ASIC Vendor提供,后缀一般为".db",里面包含标准单元,Verilog文件映射为最后结构级...