IP库(synthetic_library)也称模型库,DC综合时用来将HDL代码转化为相对应的元件时所参考的模型库,比如RTL中的符号“+”,可以通过查找模型库将生成某一类加法器。默认的synthetic library一般有:dw_foundation.sldb. 在design compiler的安装目录下可以找到。 1.2 进行库(libraries)指定 set_app_vartarget_library ../l...
Design Compiler运行中要用的几种库文件: 目标库(target_library)(标准单元); 链接库(link_library)(购买的付费IP、存储器、IO、PAD); 符号库(symbol_library); 算术运算库(synthetic_library)。 4.2 目标库 目标库是综合后电路网表要最终映射到的库。 读入的HDL代码首先由Synopsys自带的GTECH库转成DC内部交换...
target library是指定工艺库的名称,其中的cell对应于设计人员想要让DC推断出并且映射到的库单元。 target_library--RTL需要mapping到target_library,将lib-->编译到db类型的库,放到target_library中进行综合 link library定义其库单元只用于参考的库名称,也就是说DC不是使用link library中的单元进行推断。 为了更好的...
启动dc_shell后运行脚本:dc_shell> source example.tcl 在dc_shell>下查手册或者信息:man+command或者info+command 2 常用命令 target_library:synthesis的map阶段需要的实际工艺库 link_library:链接库,用于连接模块,“*”表示内存中所有的库 link:读取完所要综合的模块之后,将读到的DCmemory中的模块连接起来(出现...
DesignCompiler综合脚本常用命令和模板DesignCompiler综 合脚本常用命令和模板 参照自己的设计,以及自己的工艺信息,适当修改下面的Constraints 和 Run Script 等的 脚本,添加一些相关的约束语句,就可以运行了 详细的命令请参照DC的官方User Guide等相关资料。 Invoking Design Compiler Unix% design_vision # Interactive ...
sh <UNIX_command> printenv get_unix_variable ARCH Constraints reset_design set_max_area 0 create_clock -period 2 –name Main_Clk [get_ports Clk1] create_clock –period 2.5 –waveform {2 3.5} [get_ports Clk2] create_clock –period 3.5 –name V_Clk; # VIRTUAL clock ...
编译器指示语句有时,可以利用HDL描述中的一些特定的注释语句来控制综合工具的工作,从而弥补仿真环境和综合环境之间的差异,这些注释语句称为编译器指示语句(CompilerDirectives)o1.4.1Verilog编译器指示语句translate_off/translate_on这组语句用来指示DC停止翻译“/synopsystranslate_off”之后的Verilog描述,直至出现“/...
摘要:1.1 什么是DC?DC(Design Compiler)是Synopsys的logical synthesis优化工具,它根据design description和constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式,如硬件描述语言、原理图和netlist等,并产生多种性能报告,在缩短设计时间的同时提高读者设计性能。1.2 DC能接受多少种输入格式?支持.db, ...
1、Synopsys 实验系列4_编译与优化_Design CompilerASIC Center of SYSU1ContentsIntroduction to Synthesis1Setting Up and Saving Designs2Design and Library Objects3Area and Timing Constraints4Compile Commands5Timing Analyze 6Appendix72What do WE Mean by “Synthesis”?3Design Compiler ( DC ) 简介1. ...
Design Compiler利用工艺库来实现下列目的: 1)实现设计功能 优化时,Design Compiler映射的工艺库称为目标库。目标库里包含生成网表所需的单元和设计操作环境的定义。用来编译设计的目标库变为设计的局部链接库。Design Compiler使用local_link_library属性来保存这些信息。 2)分解参考单元(resolving cell references) ...