密度(g/cm3)3.16 带隙: 2.93eV (间接) 导电类型: N导电 电阻率: 0.1-0.01ohm-cm 介电常数: e(11) = e(22) = 9.66 e(33) = 10.33 导电率: 5W / cm·K 生长方式: MOCVD(有机金属化学气相沉积) 产品规格 常规晶向: 常规尺寸: 10x5mm10x10mm,dia2"x0.33mm,dia4"x0.35mm ...
物理气相传输 (PVT) 法生长的 4H-SiC 单晶通常具有较高的位错密度。然而关于 n 型 4H-SiC 位错密度的研究还鲜有报导。 论文详情 近日,浙江大学杨德仁院士团队皮孝东教授和韩学峰研究员、浙江工业大学袁巨龙教授带领研究团队采用 COMSOL M...
8 英寸 4H-SiC衬底 4H晶型比例为 100%,5 点X-射线摇摆曲线半高宽分布在 10.44”~11.52”之间,平均微管密度为 0.04 个/ cm2,平均电阻率为 0.0203 Ω·cm。衬底不存在明显应力区,翘曲度(Warp)为 17.318 μm,弯曲度(Bow)为-3.773 μm,总位错密度为 3293 个/cm2,其中TSD密度为 81 个/cm2,BPD密度为 13...
我们认为这种减少是由于从衬底到缓冲层的过渡步骤中失配相关应力的松弛所致。还研究了缓冲层生长速率对缺陷密度的影响。研究发现,较高的生长速率有利于 BPD 的减少,但缺点是会增加凹坑的形成。未来的研究将研究缓冲层生长步骤中其他生长参数(例如温度和压力)的影响。
其中,6英寸4H-SiC位错密度作为评估该材料质量和性能的重要参数之一,在研究和应用中扮演着至关重要的角色。通过对位错密度的测量和评估,我们能够更好地理解材料内部晶格结构的缺陷情况,并据此优化生长工艺以提高其质量和性能。 1.2 文章结构 本文将从以下几个方面对6英寸4H-SiC位错密度进行解释说明。首先,在第2节中,...
拉曼光谱表明 8英寸 SiC 衬底 100%比例面积为单一 4H 晶型;衬底(0004)面的 5 点 X-射线摇摆曲线半峰宽分布在 10.44”~11.52”之间;平均微管密度为 0.04 个/cm2;平均电阻率为 0.0203 Ω·cm。使用偏光应力仪对 8 英寸 SiC 衬底内部应力进行检测表明整片应力分布均匀,且未发现应力集中的区域;翘曲度(Warp) ...
导电型SiC衬底根据掺杂元素不同，可以分为N型和P型。N型SiC技术进展迅速，国内外企业在晶体生长、缺陷控制和衬底加工等方面取得了显著进步。目前，6英寸衬底是SiC衬底市场上的主流产品，商用衬底的TSD密度控制在200个/cm2以下，优值小于50个/cm2，BPD密度在800个/cm2以下，优值小于500个/cm2。随着...
4英寸碳化硅(半绝缘型)规格书材质:4H碳化硅晶体直径:100 ± 0.2 mm厚度:500 ± 20 um表面取向:On axis ±0.5°主参考面取向:平行于±1°主参考面长度:30 mm ±1 mm次参考面取向:顺时针与主参考面成 90˚ ± 5.0˚,Si 面朝上次参考面长度:16 mm ±1 mm微管密度:≤50个 cm^2(数据仅作参考)导电...
此外,合理选择基底和衬底材料,如使用刻蚀掉表面缺陷的SiC衬底,也可以减少外延材料中的位错密度。 二、晶体缺陷控制 晶体中的位错缺陷是导致位错密度增加的主要原因。因此,控制晶体缺陷是降低位错密度的关键。通过对材料生长过程中晶体生长机理的研究和理解,可以采取措施减少晶体缺陷的形成。例如,通过控制晶体生长速率和温度...
在外延工艺验证中,采用合盛8英寸衬底生产的外延片表现出色,膜厚均匀性与掺杂均匀性均高于行业平均水平,致命缺陷密度低于0.3颗/cm,可用面积超过99%,充分证明了合盛在半导体材料领域的强大实力与技术创新能力。 8英寸导电型4H-SiC衬底的全线贯通,不仅为合盛自身发展注入了强劲动力,更为全球半导体产业的高质量发展提供了...