紫光国芯取得一种 3D 堆叠芯片专利，实现了 3D 堆叠集成逻辑芯片硬核 IP 器件模块的供电接入和信号接入 金融界 2024 年 7 月 31 日消息，天眼查知识产权信息显示，西安紫光国芯半导体股份有限公司取得一项名为“一种 3D 堆叠芯片“，授权公告号 CN221447170U，申请日期为 2023 年 12 月。专利摘要显示，本实用新型提出了一种
据报道,SK海力士正在招募CPU、GPU等逻辑芯片的设计人员,目标是将未来的HBM4以3D堆叠的形式堆叠在英伟达、AMD等公司的逻辑芯片上,预计该HBM4内存堆栈将采用2048位接口。目前的HBM是堆叠放置在GPU旁边,通过两个芯片下面的中介层(interposer)连接,不过SK海力士新目标是完全消除中介层,将HBM4通过3D堆叠直接整合在逻辑芯片上...
这一全新的3D封装技术首次引入了3D堆叠的优势,可实现在逻辑芯片上堆叠逻辑芯片。 以下两张图,是对这一突破性发明的详细介绍,第一张图展示了Foveros如何与英特尔®嵌入式多芯片互连桥接(EMIB)2D封装技术相结合,将不同类型的小芯片IP灵活组合在一起,第二张图则分别从俯视和侧视的角度透视了“Foveros” 3D封装技术...
“Foveros”逻辑芯片3D堆叠实际上并不是一种芯片,而是称之为逻辑晶圆3D堆叠技术。继2018年推出EMIB(嵌入式多晶片互连桥接)2D封装技术之后,Intel此次展示了业界首创的名为Foveros的全新逻辑晶圆3D堆叠技术,可实现在逻辑晶圆上堆叠逻辑处理单元。这里Foveros是一个希腊语单词,意思是“独特和特殊的”。 因此该技术有望首...
爱普科技官网消息,8月25日该公司宣布实现异构集成高带宽存储器(VHM™),即DRAM与逻辑芯片的真3D堆叠异构集成,大幅提升存储器带宽。 与高带宽存储器(HBM)相比,这款3D整合芯片可提供十倍以上的高速带宽。 容量方面,此3D整合芯片3D整合芯片搭载超过4GB的存储器容量,是7纳米制程逻辑芯片内存SRAM最大容量的五到十倍。
3D IC的核心组件是实现其垂直堆叠架构和高性能的关键,主要包括硅衬底(Silicon Substrate)、硅通孔(TSV,Through-Silicon Vias)、微凸点(Micro-Bumps)、芯片层(Die Layers)、键合技术(Bonding Technology)、散热结构、中介层(Interposer)。硅衬底是基础支撑结构,承载所有芯片层和互联组件,需具备高平整度和机械强度,确保...
中芯国际聚焦逻辑芯片制造,长江存储专攻3D NAND存储芯片,二者共同推动半导体材料、设备国产化需求,例如光刻胶、刻蚀机等关键环节的联合验证,加速了国产设备从"能用"到"好用"的迭代进程。在研发层面,双方通过国家科技专项形成技术攻关联盟,如在FinFET工艺与存储堆叠技术的共性难题上共享研发资源。市场协同方面,中芯国际...
9月4日,力积电宣布,旗下多层晶圆堆叠技术获AMD等大厂采用,结合晶圆代工大厂的先进逻辑制程,开发高频宽、高容量、低功耗的3D AI芯片。…
在此领域,无论光刻技术节点,还是7纳米传统集成电路、28纳米射频集成电路,多芯片封装对于在小形状因子中集成多种功能是至关重要的.Intel展示了一种名为“Foveros”的全新3D芯片封装技术,首次为CPU处理器引入3D堆叠设计,它可以把逻辑芯片模块像盖房子那样一层一层地堆叠起来,而且能整合不同工艺、结构、用途的芯片。从...
在近日举行的英特尔“架构日”活动中,英特尔不仅展示了基于10纳米的PC、数据中心和网络系统,支持人工智能和加密加速功能的下一代“Sunny Cove”架构,还推出了业界首创的3D逻辑芯片封装技术——Foveros。这一全新的3D封装技术首次引入了3D堆叠的优势,可实现在逻辑芯片上堆叠逻辑芯片。