A、锁存器和触发器都是时序逻辑电路的基本单元电路。 B、锁存器是一种对输入信号电平敏感的存储电路,其状态的改变由输入电平(高电平或低电平)触发。 C、触发器是一种对输入时钟脉冲的有效沿敏感的存储电路,其状态的改变由输入时钟脉冲有效沿(上升沿或下降沿)触发。