512M/256M/128M等,选择最大地址,在PL侧逻辑开发时候,注意使用的DDR的操作范围即可。笔者在进行PS侧DDR读写测试时候,选择的起始地址为0x0020_0000,结束地址为3FFF_FE00。 三、PL读写测试PS DDR3验证 设计思路,通过寄存器启动读写测试,同时开发读写测试状态寄存器以及错误计数。读写启动之后,通过FDMA对设定的
PS acts as one standalone MPSoC device and is able to boot and support all the features shown in Figure 1-1, page 8 without powering on the PL. Each of the individual embedded blocks are covered in this manual. The Zynq UltraScale+ MPSoC device has four different power domains: • ...
设置GPIO触发方式 使用XGpioPs_SetIntrTypePin设置GPIO引脚的中断(例如下降沿中断)。 GPIO中断句柄映射 使用XGpioPs_IntrEnable 使能GPIO引脚的中断。 使能中断 使用XGpioPs_EnablePin 使能引脚的中断 中断系统的设置步骤 查找GIC配置 使用XScuGic_LookupConfig查找中断控制器信息。 初始化GIC 使用XScuGic_...