加载PS端裸机程序、PL端程序后，即可看到评估底板的LED5每隔0.5s亮灭一次。1.2.2 基于Linux测试 将本案例的动态设备树镜像文件pl.dtbo和PL端.bin格式可执行文件复制到"/lib/firmware/"目录下，并将PL端可执行文件重命名为system_wrapper.bin，然后执行如下命令加载设备树文件和PL端可执行文件。Target#mount -t c...
作为一个额外的好处,当 PS 是主机时,DMA 控制器减少了 Zynq SoC 的 ARM Cortex-A9 MPCore 处理器的负载。在不使用 DMA 控制器的情况下,从 PS 到 PL 端的最大传输速率为 25Mbytes/sec。 总而言之,在 PS 和 PL 之间使用了惊人的 14.4Gbytes/sec(115.2Gbits/sec)的理论带宽! 创建AXI外设 这一节将使用...
ZYNQ7000中与PS相连的引脚包含MIO、EMIO和AXI_GPIO三种类型。 1、MIO直接挂在PS上,而EMIO与PL相连,PS通过PL调用EMIO。MIO共有54bit,EMIO共有64bit。 MIO管脚是固定的,而EMIO需要通过管脚约束文件进行分配。MIO、EMIO管脚号均通过实际原理图查找。 2、AXI_GPIO是通过AXI总线挂在PS上的GPIO,一般通过调用IP核实现,...
1.2.1 基于裸机测试 加载PS端裸机程序、PL端程序后,即可看到评估底板的LED5每隔0.5s亮灭一次。 1.2.2 基于Linux测试 将本案例的动态设备树镜像文件pl.dtbo和PL端.bin格式可执行文件复制到"/lib/firmware/"目录下,并将PL端可执行文件重命名为system_wrapper.bin,然后执行如下命令加载设备树文件和PL端可执行文件。
1、ZYNQ PS外设简介 ZYNQ PS 中包含一组丰富的外设,如 USB 控制器、 UART 控制器、 I2C 控制器以及 GPIO 等等,他们提供了各种工业标准的接口, 用于和外部设备进行通信。 ZYNQ 分为 PS 和 PL 两部分,那么器件的引脚( Pin)资源同样也分成了两部分。ZYNQ PS 中的外设可以通过 MIO( Multiuse I/O,多用输入/...
Bank0,Bank1通过MIO连接到PS的引脚,Bank2/Bank3通过EMO连接到PL 软件通过一组存储映射的寄存器来控制GPIO。 寄存器组 DATA RO.用来反映器件引脚的状态。 DATA,在GPIO被配置成输出的时候,该寄存器可以控制输出的数值 MASK DATA LSW, 用于屏蔽DATA的低16位 MASK DATA MSW, 用于屏敲DAIA的高16位DRM, DIRM,用于...
从图中可以看到,ZYNQ的绝大多数外设都是PL逻辑部分相连,比如说GPIO,IIS,XADC等等,所以如果我们要使用这些外设的话必须在PL逻辑部分对其进行配置。OK,下面我们就以一个简单的例子来看看如何使用PL和PS进行交互。在下面的例子中,我们通过设置8个开关来对应点亮8个LED灯。
ZYNQ中包含两大功能块:PS部分和PL部分。 PS部分指Processing System,一个基于双ARM Cortex A9内核的处理系统,其中集成了内存存储器和外部存储器接口,以及如GPIO、UART接口等大量的外设。 PL部分指Programmable Logic,基于Xilinx 7系列架构的可编程逻辑单元,通过PL部分可以为ARM定制很多外设,这也是ZYNQ的一大优点。
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅...
今天给大侠带来FPGA设计中zynq三种实现GPIO的方式,话不多说,上货。 MIO和EMIO方式是使用PS部分的GPIO模块来实现GPIO功能的,支持54个MIO(可输出三态)、64个输入和128个输出(64个输出和64个输出使能)EMIO,而IP方式是在PL部分实现 GPIO功能,PS部分通过M_AXI_GP接口来控制该GPIO IP模块;另外EMIO模块虽然使用PS部分GP...