芯片型号:XC7Z035-2FFG676 本设计基于黑金 ZYNQ7035 开发板,将 PS 的 ENET0 连接网口 1,将 ENET1 通过 EMIO 引出为 GMII 接口,将其与 GMII to RGMII IP 核连接后转换成 RGMII 接口,然后与网口 2 连接。 ZYNQ IP 配置 配置ETH0 和 ETH1,将 ETH1 及其 MDIO 通过 EMIO 引出,如图所示。 将FCLK_CLK0 ...
图4TL-MultiEthP多网口模块 ▍ EMIO千兆网口扩展方案 我们在PL端通过EMIO方式和GMII to RGMII IP核(通过EMIO方式拓展的千兆网口仅可为GMII接口,转化为RGMII接口需通过IP核),将PS端的千兆以太网控制器(GEM1)的GMII接口转换为RGMII接口,从而在TL-MultiEthP模块ETH1实现千兆网口的拓展。 图5 (1)UDP测试在Ubuntu执行...
ZYNQ PS 中的外设可以通过 MIO( Multiuse I/O,多用输入/输出)模块连接到 PS 端的引脚上,也可以通过 EMIO 连接到 PL端的引脚。 PS MIO 一般会分配到固定的外设, 包括 FLASH、 EMMC、 TFCARD、 UART、 USB2.0、 ETH 以太网等,也可以单独配置成普通的 GPIO。 如果 IO 不够用也可以通过 EMIO 扩展更多 IO,...
使用MZ7XB的板子，将eth1用emio方式引出，不能ping通，但linux系统上显示都加载成功了 插上网口也能...
ps 网口GMII 从emio 出引脚需要注意的地方: 1)phy 节点里compatible 属性去掉才行,没有用到。 2) EMIO GMII RXC 需要增加时钟约束。 create_clock -period 8.000 -name rx_clk waveform {0.000 4.000} [get_ports RGMII_rxc] 调试通过的设备树节点写法: &gmac1 { status = "okay"; phy-mode = "gmii"...
ZYNQ PS 中的外设可以通过 MIO( Multiuse I/O,多用输入/输出)模块连接到 PS 端的引脚上,也可以通过 EMIO 连接到 PL端的引脚。 PS MIO 一般会分配到固定的外设, 包括 FLASH、 EMMC、 TFCARD、 UART、 USB2.0、 ETH 以太网等,也可以单独配置成普通的 GPIO。 如果 IO 不够用也可以通过 EMIO 扩展更多 IO...
2.1 PL端千兆以太网实现方案 案例功能：基于TL-MultiEthP模块的ETH2拓展网口，演示PL端千兆以太网的实现方案。本案例使用AXI Ethernet IP核实现MAC层和物理层功能。图 4 2.2 PS端千兆以太网实现方案 案例功能：基于TL-MultiEthP模块的ETH1拓展网口，演示PS端通过EMIO方式千兆以太网的实现方案。通过GMII to RGMII ...
阅读《xapp1082 - PS and PL Ethernet Performance and Jumbo Frame Support with PL Ethernet.pdf》,在Introduction一节可知,ZYNQ芯片支持三个网口: PS-GEM0:PS侧内置MAC,通过RGMII接口连接到外部PHY芯片。不支持Jumbo Frame。见下图紫线。 PS-GEM1:PS侧内置MAC,通过EMIO接口连接PL侧的PHY(1000BASE-X或SGMII)。
-> 勾选 EMIO GPIO -> Width: 6 -> OK ETH0,SD0,UART0,USB0 双击processing_system7_0 -> -> Peripheral I/O Pins -> 点击位于 MIO1-MIO6 的 Quad SPI Flash -> 点击位于 MIO16-MIO27 的 Enet0 -> 点击位于 MIO28-MIO39 的 USB0 ...
案例功能:基于TL-MultiEthP模块的ETH2拓展网口,演示PL端千兆以太网的实现方案。本案例使用AXI Ethernet IP核实现MAC层和物理层功能。 图4 2.2 PS端千兆以太网实现方案 案例功能:基于TL-MultiEthP模块的ETH1拓展网口,演示PS端通过EMIO方式千兆以太网的实现方案。