如果 IO 不够用也可以通过 EMIO 扩展更多 IO,对于 ZYNQ 最多支持扩展 64 个EMIO。 ZYNQ PS 部分的 IO 包括 PS-MIO 和 PS-EMIO,PS-MIO 的 IO 位置是固定好的, 功能也是预先定义好了, 而 PS-EMIO 是通过把芯片内部 PS 的 PS-EMIO 引线接到了 PL 部分的 FPGA Pin 脚上。 MIO分配在bank0和bank1直接...
在页面导航栏中选中MIO Configuration页面,然后在右侧找到I/O Peripherals中的GPIO外设并展开,将EMIO GPIO的位宽设置为2,同时取消勾选USB Reset和I2C Reset,如下图所示: 图3.3.7 设置EMIO位宽 8、配置HP接口。在页面导航栏选择PS-PL Configuration页面,然后在右侧展开HP Slave AXI Interface,勾选第一个HP接口——...
GPIO的BANK0控制32个信号,BANK1控制22个信号,总共是MIO的54个引脚,也就是诸如SPI、I2C、USB、SD等PS端外设接口; BANK2和BANK3共能控制64个PL端引脚,注意每一组都有三个信号,输入 EMIOGPIOI,输出EMIOGPIOO,输出使能EMIOGPIOTN,类似于三态门,共192 个信号。可以连接到PL端引脚,通过PS控制信号。 3.Vivado工程...
如果 IO 不够用也可以通过 EMIO 扩展更多 IO,对于 ZYNQ 最多支持扩展 64 个EMIO。 ZYNQ PS 部分的 IO 包括 PS-MIO 和 PS-EMIO,PS-MIO 的 IO 位置是固定好的, 功能也是预先定义好了, 而 PS-EMIO 是通过把芯片内部 PS 的 PS-EMIO 引线接到了 PL 部分的 FPGA Pin 脚上。 MIO分配在bank0和bank1直接...
从原理图中可以看出,PS端的I2C接了EEPROM。 1. Vitis程序开发 1.1 EEPROM读写 1) 导入emample工程 2) 导入xiicps_eeprom_polled_example工程 EEPROM 的程序比较简单,具体代码大家可以自己去看,这里不详细说了。下面只对程序 的功能和一些要点做一下介绍: ...
ZYNQ的架构如下图所示,白色底的部分为PS部分,灰色底部分为PL。PS可以通过EMIO(部分外设可以)与PL通信及ZYNQ的引脚,也可以通过MIO连接到ZYNQ的引脚。 APU是PS部分的核心,包括双核处理器等 central interconnect:内部互联资源 Flash memory interface:存储器接口 ...
为驱动实验室自研基于 DAC60502 的双通道电流输出模块,基于 ZYNQ 平台,将 PS 端的 GPIO 资源通过 EMIO 引出到 PL 端,使用 PL 端引脚资源连接 IIC 从设备,既使用 EMIO 模拟 IIC 实现主从通信控制。 模拟IIC 示例代码 iic_io.c /*** Copyright (c) 2022-2023,HelloAlpha** Change Logs:* Date Author Not...
Block Design, 双击Zynq7 Processing System出现IP配置界面，按下图使能I2C_0外设，这里是通过EMIO输出：...
第二个选项是 Zynq 处理系统屏幕中的“MIO 配置”选项卡,如下所示,它会显示分配给 MIO 的接口列表。我们还可以在此视图中分配 EMIO 引脚,稍后我们将解决这个问题。MIO 分为两个电压组: MIO0 引脚 0 到 15 MIO1 引脚 16 至 53 Bank 0 包括配置输入引脚,在上电后对其进行采样。这些模式引脚共享器件 PS 侧...
第二个选项是 Zynq 处理系统屏幕中的“MIO 配置”选项卡,如下所示,它会显示分配给 MIO 的接口列表。我们还可以在此视图中分配 EMIO 引脚,稍后我们将解决这个问题。MIO 分为两个电压组: MIO0 引脚 0 到 15 MIO1 引脚 16 至 53 Bank 0 包括配置输入引脚,在上电后对其进行采样。这些模式引脚共享器件 PS 侧...