AXI4、AXI4-Stream,必须选择一个,用于数据传输 AXI4-Lite Master可选,用于实现PCIE BAR地址到AXI4-lite 寄存器地址的映射,可以用于读写用户逻辑寄存器。 AXI4-Lite Slave可选,用来将XDMA 内部寄存器开放给用户逻辑,用户逻辑可以通过此接口访问 XDMA 内部寄存器,不会映射到BAR。 AXI4 Bypass接口,可选,用来实现PCIE...
XDMA中断模块和XDMA IP配合使用,XDMA中断模块主要执行两个任务,一是获取XDMA的状态,输出用户中断使能信号,以指示用户此时可以发起中断,该任务通过AXI_Lite接口与XDMA连接,其从机地址受PC端软件控制;二是转发用户中断给XDMA,当用户侧检测到XDMA处于可接受中断状态时,用户逻辑可以发起中断,XDMA中断模块将此中断转发给XDMA ...
可以看到M_AXI通过interconnecte IP连接到DDR4，M_AXI_LITE通过interconnecte IP连接到bram_ctrl，将BRAM...
是host to card的设备,CPU向板卡发送数据的时候使用这个设备;C. _control,是XDMA的内部寄存器控制设备,一般用户不需要使用;D. _user,是PCIe to AXI Lite Master Interface选择的空间;E. _event_x,是IP配置第四页,选择的用户层中断对应的设备;
1、使用PCIE转AXI的总线将图像数据存储到DDR、将DDR中的数据搬移到DDR中 2、通过AXI_Lite接口来配置两个VDMA的IP,使其能够正常工作起来,配置数据是PC机发送来的数据 3、通过AXI_Lite接口来配置Bram,通过这个ram来与PC机进行一定的数据交互,解决图像断帧的现象 ...
在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要进行配置,配置接口往往是AXI-Lite接口,正常情况下我们一般自己编写配置逻辑或者通过MB/ZYNQ等对IP进行配置,如果在我们使用到XDMA的同时也使用到需要AXI-Lite配置的ip的话,那么有一种新的方法可以对这类型IP进行配置。首先说说XDMA,XDMA是Xilinx封装好的...
当 AXI LIte总线连接多个 AXI IP 核时,会有多个偏移地址,上位机访问其他 IP 核时的偏移地址是以 PCIe to AXI Translation 的值为基址 0 进行参考的,比如, AXI LIte总线连接的另一个 AXI IP 的偏移地址为 0x40010000,上位机访问该 IP 核的偏移地址就是该 IP 核的偏移地址 0x40010000 - PCIe to AXI ...
本文就是采用了增加AXI-lite接口来控制清除usr_irq_req中断信号。 先看下整体的BD设计: 可以看到XDMA支持8条中断信号输入,而且我们增加了2个axi-gpio的IP,其中axi_gpio_0用于清除中断请求,axi-gpio_1用于控制FDMA控制器部分的复位(启停)。 展开XDMA的IP看下IP的设置,在中断部分,使用MIS中断,支持8个中断向量 ...
2. writeReg相当于一条指令 down_tail+1,xdma会进行一个地址映射,我们在pc上对寄存器进行处理,会通过AXI_LITE总线传输,从而对目的地址上的数据进行加1。 3. 控制模块queue对AXI_LITE数据解析,对down_tail进行+1 4. 计算down_cnt, 从而控制AXI从DDR上对数据进行读取 ...
PCIE BAR 配置,这里面的配置比较重要,首先使能 PCIE to AXI Lite Master Interface ,这样可以在主机一侧通过PCIE 来访问用户逻辑侧寄存器或者其他 AXI4-Lite 总线设备映射空间选择 1M,当然用户也可以根据实际需要来自定义大小。 PCIE to AXI Translation:这个设置比较重要,通常情况下,主机侧PCIE BAR 地址与用户逻辑侧...