PCIe to AXI Lite Master Interface: 选择是否启用 AXI-Lite Master Interface 接口;该接口相当于显卡的用户接口, 主机侧可以通过该接口控制显卡的风扇转速、 LED 开关和显示效果等功能,所以当我们需要使用PCIe 接口控制 FPGA 侧的用户逻辑如控制 led 灯等则需要启用该接口。 PC的内存域地址与PCIe域地址的映射关系:...
AXI4、AXI4-Stream,必须选择一个,用于数据传输 AXI4-Lite Master可选,用于实现PCIE BAR地址到AXI4-lite 寄存器地址的映射,可以用于读写用户逻辑寄存器。 AXI4-Lite Slave可选,用来将XDMA 内部寄存器开放给用户逻辑,用户逻辑可以通过此接口访问 XDMA 内部寄存器,不会映射到BAR。 AXI4 Bypass接口,可选,用来实现PCIE...
C. _control,是XDMA的内部寄存器控制设备,一般用户不需要使用; D. _user,是PCIe to AXI Lite Master Interface选择的空间; E. _event_x,是IP配置第四页,选择的用户层中断对应的设备; 5.2 软件测试,Linux环境 如果IP配置选择AXI-Memory Map,参考dma_memory_mapped_test.sh,这个脚本写入一段数据到BlockRAM中,...
首先说说XDMA,XDMA是Xilinx封装好的PCIE DMA传输IP,可以很方便的把PCIE总线上的数据传输事务映射到AXI总线上面,实现上位机直接对AXI总线进行读写而对PCIE本身TLP的组包和解包无感。在提供DMA通道的同时,XDMA也提供PCIE到AXI-lite master的映射,即我们可以通过上位机发起PCIE通信事务,通过XDMA之后,转化为AXI-Lite总线的...
1、在xdma核设置中,有axi lite master interface接口使能,是和PCIE基地址寄存器BAR1相关的。由于XDMA核本身就默认了BAR0进行DMA操作,那么我在设置好了BAR1时,通过xdma_rw命令,该写入哪个地址才能往 axi lite master interface中写入数据呢? 如上图所示,图中设置的value为FFF00000,Translation为0x0000000080000000,我在...
PCIe to AXI Lite Master Interface:使能,这样可以在主机一侧通过PCIe来访问用户逻辑侧寄存器或者其他AXI-Lite总线设备。 此处将配置信息存储到BRAM,通过AXI-lite总线读写Bram。 (1)BAR为32bit,不使能64bit,prefetchable表示预读取,不使能。 (2)映射空间选择1M,大小随意。
首先使能PCIE to AXI Lite Master Interface ,这样可以在主机一侧通过PCIE 来访问用户逻辑侧寄存器或者其他AXI4-Lite 总线设备 映射空间选择 1M,当然用户也可以根据实际需要来自定义大小。 PCIE to AXI Translation:这个设置比较重要,通常情况下,主机侧PCIE BAR 地址与用户逻辑侧地址是不一样的,这个设置就是进行BAR ...
1、这里的设置PCIE to AXI Lite Master Interface和Lite接口地址有关系。这里设置0x8000000 那么AXI lite...
可以看到xdma_axi_full只有master接口,没有slave接口,这个没有 slave就是不允许用户瞎写数据,防止把PC搞蓝屏了。 2.AXI-STREAM接口; 低延迟数据流传输; 3.AXI-Lite_master接口; 小数据通信传输,用于配置寄存器和状态回读,以及小数据传输; 4.DMA-BYPASS接口; ...
首先使能 PCIE to AXI Lite Master Interface ,这样可以在主机一侧通过PCIE 来访问用户逻辑侧寄存器或者其他 AXI4-Lite 总线设备 映射空间选择 1M,当然用户也可以根据实际需要来自定义大小。 PCIE to AXI Translation:这个设置比较重要,通常情况下,主机侧PCIE BAR 地址与用户逻辑侧地址是不一样的, 这个设置就是进行B...