首先,要明确到底哪个阶段耗时过长。Vivado Implementation主要有三个子步骤:opt_design、place_design和route_design。Implementation结束后,会在"<project_name>.runs/impl_x" 目录下生成一个runme.log文件。在这个文件中可以查看每个子步骤的耗时。如下图所示,可以看到place_design耗时2分41秒。 可采用如下一些方法缩...
首先,要明确到底哪个阶段耗时过长。Vivado Implementation主要有三个子步骤:opt_design、place_design和route_design。Implementation结束后,会在".runs/impl_x"目录下生成一个runme.log文件。在这个文件中可以查看每个子步骤的耗时。如下图所示,可以看到place_design耗时2分41秒。 可采用如下一些方法缩短运行时间。 Impl...
即原设计文件里没有TBYTE_SCR,但例化的时候又使用了。 【问题11】布线里route design跑很久,不知是什么回事? 答:1.使用增量编译的方法,会节省一些时间。具体做法可以百度; 2.换一台性能更好的电脑。 【问题12】在布局布线时,提示DRC错误,错误如下图。 答:看提示,一般抓关键词。注意图中的关键词:bank 14,...
在Vivado Implementation阶段,有时是有必要分析一下什么原因导致运行时间(runtime)过长,从而找到一些方法来缩短运行时间。 首先,要明确到底哪个阶段耗时过长。Vivado Implementation主要有三个子步骤:opt_design、place_design和route_design。Implementation结束后,会在"<project_name>.runs/impl_x" 目录下生成一个runme....
【问题11】布线里route design跑很久,不知是什么回事? 答:1.使用增量编译的方法,会节省一些时间。具体做法可以百度; 2.换一台性能更好的电脑。 【问题12】在布局布线时,提示DRC错误,错误如下图。 答:看提示,一般抓关键词。注意图中的关键词:bank 14,rst_n,LVCMOS25,si5388_scl,LVCMOS33。在开发过程,要和...
在Vivado Design Run窗口,我们可以查看到整个设计综合和实现的耗时,如下图所示。对于实现各个子阶段的耗时就需要在log文件中查看。只需要搜索关键字Ending,如下图所示。可以看到opt_design耗时3分钟,place_design耗时1小时45分钟,phys_opt_design耗时20分钟,route_design耗时3小时27分钟。
【问题11】布线里route design跑很久,不知是什么回事? 答:1.使用增量编译的方法,会节省一些时间。具体做法可以百度; 2.换一台性能更好的电脑。 【问题12】在布局布线时,提示DRC错误,错误如下图。 答:看提示,一般抓关键词。注意图中的关键词:bank 14,rst_n,LVCMOS25,si5388_scl,LVCMOS33。在开发过程,要和...
如何缩短Vivado的运行时间在VivadoImplementation阶段,有时是有必要分析一下什么原因导致运行时间(runtime)过长,从而找到一些方法来缩短运行时间。首先,要明确到底哪个阶段耗时过长。VivadoImplementation主要有三个子步骤:opt_design、place_design和route_design。Implementation结束后,会在".runs/impl_x" 目录下生成一个ru...
【问题11】布线里route design跑很久,不知是什么回事? 答:1.使用增量编译的方法,会节省一些时间。具体做法可以百度; 2.换一台性能更好的电脑。 【问题12】在布局布线时,提示DRC错误,错误如下图。 答:看提示,一般抓关键词。注意图中的关键词:bank 14,rst_n,LVCMOS25,si5388_scl,LVCMOS33。在开发过程,要和...
【问题11】布线里route design跑很久,不知是什么回事? 答:1.使用增量编译的方法,会节省一些时间。具体做法可以百度; 2.换一台性能更好的电脑。 【问题12】在布局布线时,提示DRC错误,错误如下图。 答:看提示,一般抓关键词。注意图中的关键词:bank 14,rst_n,LVCMOS25,si5388_scl,LVCMOS33。在开发过程,要和...