方式一:代码中例化ILA IP核 需要探测多少个信号,信号的位宽是多少,直接选择即可: 下面界面可以选择探测信号宽度以及触发方式: 方式二:通过网表标记 综合后生成网表,在网表中设置Debug:Mark Debug 或者在综合后的原理图中Mark Debug,这和网表debug是一致的: 在标记Debug后,就等于选择了需要debug的信号,之后在综合...
右键dbg_hub,选择implement debug cores,接着在打开的schematic中,可以看见插入的ila核,其probe端口与counter相连,打开xdc文件,在最后几行多出来这几行代码: create_debug_core u_ila_0 labtools_ila_v3 set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0] set_property ALL_PROBE_SAME_MU_CNT ...
方式一:代码中例化ILA IP核 需要探测多少个信号,信号的位宽是多少,直接选择即可: 下面界面可以选择探测信号宽度以及触发方式: 方式二:通过网表标记 综合后生成网表,在网表中设置Debug:Mark Debug 或者在综合后的原理图中Mark Debug,这和网表debug是一致的: 在标记Debug后,就等于选择了需要debug的信号,之后在综合...
1、在代码中添加这么一句 (MARK_DEBUG="TRUE") 。不管是reg还是wire型的,接口信号或者内部变量,都可以添加。 2、在Setup Debug过程中,直接添加Netlist 我一般是,常用信号都加DEBUG标识,临时测量的就手动加net,需要的就加,不要的就删。 第二大部分 生成ILA模块 1、完成综合之后,Open Synth Design,点里面的Set ...
2、mark debug标记信号 接下来我们先说一下第一种方法。这种方法需要我们打开IP核管理器,在程序设计中例化ILA。首先我们打开IP核管理器,搜索ILA,双击打开。 在此配置界面,我们配置几项内容。首先是Component Name,我们可以给我们的逻辑分析仪起一个名字,比如我在此改为my_ila。
2、mark debug标记信号 接下来我们先说一下第一种方法。这种方法需要我们打开IP核管理器,在程序设计中例化ILA。首先我们打开IP核管理器,搜索ILA,双击打开。 在此配置界面,我们配置几项内容。首先是Component Name,我们可以给我们的逻辑分析仪起一个名字,比如我在此改为my_ila。
实际上,在Vivado软件中,调试(debug)还可以使用Tcl命令,直接修改*.xdc文件,和添加ILA( Integrated Logic Analyzer) IP核完成,之后会在Vivado软件调试工具的使用进阶中介绍。 1.1 在Verilog HDL文件中直接添加 在Verilog代码中,可以直接将变量(wire或者reg)加进调试网络。方法是在声明变量前添加(* mark_debug = “tru...
在此框中为所有debug信号选择时钟域,选择debug信号,右键选择Select Clock Domain。注意每一个时钟域对应一个单独的ILA 2.0core。 在此框中选择所需时钟,点击ok 点击next 然后继续下面的Implement 流程 点击Save保存修改后的工程 后面像以前一样等工程跑结束。
下面逐步讲解在线debug的过程,主要侧重ILA中clock domain的正确使用。 第一大部分 添加被测信号线 通常有两种方式 : 1、在代码中添加这么一句 (*MARK_DEBUG="TRUE"*) 。不管是reg还是wire型的,接口信号或者内部变量,都可以添加。 2、在Setup Debug过程中,直接添加Netlist ...
⽤Vivado进⾏硬件调试，就是要插⼊ila核，即“集成逻辑分析仪”，然后将想要引出来观察的信号连到这个核的probe上。⾸先第⼀步，需要把想要观测的信号标记出来，即mark_debug，有两种mark_debug的⽅法，我⽤verilog写了⼀个简单的流⽔灯程序，只有⼏⾏代码，如下：1. module main(2. input ...