方式一:代码中例化ILA IP核 需要探测多少个信号,信号的位宽是多少,直接选择即可: 下面界面可以选择探测信号宽度以及触发方式: 方式二:通过网表标记 综合后生成网表,在网表中设置Debug:Mark Debug 或者在综合后的原理图中Mark Debug,这和网表debug是一致的: 在标记Debug后,就等于选择了需要debug的信号,之后在综合...
方法一、mark_debug综合选项+Set Up Debug设定ILA参数。 1、在信号(reg或者wire)声明处加mark_debug选项,方法如下: //spi_mosi信号标记为需要ILA观测的信号(* MARK_DEBUG = “TRUE” *) wire spi_mosi; mark_debug用法的详细说明请看Xilinx文档UG901_Synthesis 2、综合,进行Run Synthesis 3、Open Synthesized ...
方式一:代码中例化ILA IP核 需要探测多少个信号,信号的位宽是多少,直接选择即可: 下面界面可以选择探测信号宽度以及触发方式: 方式二:通过网表标记 综合后生成网表,在网表中设置Debug:Mark Debug 或者在综合后的原理图中Mark Debug,这和网表debug是一致的: 在标记Debug后,就等于选择了需要debug的信号,之后在综合...
1、在代码中添加这么一句 (MARK_DEBUG="TRUE") 。不管是reg还是wire型的,接口信号或者内部变量,都可以添加。 2、在Setup Debug过程中,直接添加Netlist 我一般是,常用信号都加DEBUG标识,临时测量的就手动加net,需要的就加,不要的就删。 第二大部分 生成ILA模块 1、完成综合之后,Open Synth Design,点里面的Set ...
2、mark debug标记信号 接下来我们先说一下第一种方法。这种方法需要我们打开IP核管理器,在程序设计中例化ILA。首先我们打开IP核管理器,搜索ILA,双击打开。 在此配置界面,我们配置几项内容。首先是Component Name,我们可以给我们的逻辑分析仪起一个名字,比如我在此改为my_ila。
2、mark debug标记信号 接下来我们先说一下第一种方法。这种方法需要我们打开IP核管理器,在程序设计中例化ILA。首先我们打开IP核管理器,搜索ILA,双击打开。 在此配置界面,我们配置几项内容。首先是Component Name,我们可以给我们的逻辑分析仪起一个名字,比如我在此改为my_ila。
实际上,在Vivado软件中,调试(debug)还可以使用Tcl命令,直接修改*.xdc文件,和添加ILA( Integrated Logic Analyzer) IP核完成,之后会在Vivado软件调试工具的使用进阶中介绍。 1.1 在Verilog HDL文件中直接添加 在Verilog代码中,可以直接将变量(wire或者reg)加进调试网络。方法是在声明变量前添加(* mark_debug = “tru...
(1) 第一种方法是在Netlist窗口中选择信号,右键点击Mark Debug (2) 第二种方法是在Tools中选择Setup Debug 推荐使用此方法 然后和前面一样继续跑工程。 二 上板调试 上板的时候选择Open hardware session ,然后Open a new hardware target 选择next
1.在综合后，点击下图中的Set Up Debug。2.打开debug界面后，如下图所示，会出现可以抓取的所有信号。3.选择需要抓取的信号，右键点击“Mark Debug”。4.然后再点击步骤1中Set Up Debug，可以针对抓取的信号波形设置时钟，注意这里的时钟一定要选取FPGA上电就能运行的时钟，不能选取自已分频产生的时钟。4.保存后就...
下面逐步讲解在线debug的过程,主要侧重ILA中clock domain的正确使用。 第一大部分 添加被测信号线 通常有两种方式 : 1、在代码中添加这么一句 (*MARK_DEBUG="TRUE"*) 。不管是reg还是wire型的,接口信号或者内部变量,都可以添加。 2、在Setup Debug过程中,直接添加Netlist ...