广告 verilog task可以综合吗 task面能用序内部嵌套always语句能寄存器值触发条件 always@(posedge clk) task_wr; verilog task能 实时返回输出吗 task和founction是可以综合的,不过综合出来的都是组合电路,你可以把它们看成一个组合模块。initial只在仿真中有用,最初的目的是给电路中... 零经验新手怎么网店引流软件...