verilog中reg [3:0] out；定义寄存器型变量 定义信号out的数据类型为 4位reg型
楼上都什么乱七八糟的……reg out 就是定义一个名为out的寄存器型变量，长度为1bit。若想定义2bit的变量可以写为reg [1:0]out，以此类推
…reg out 就是定义一个名为out的寄存器型变量，长度为1bit。若想定义2bit的变量可以写为reg [1:0...