寄存器无论读写,都应知道总线操作后的状态返回,对于读操作也需要知道总线返回的读数据,因此uvm_reg_adapter::bus2reg()是从mcdf_bus_driver()将数据写回至mcdf_bus_sequence,而一直保持监听的reg2mcdf_adapter一旦从sequencer获取了RSP(mcdf_bus_trans)之后,就将自动调用bus2reg()函数。 bus2reg()函数的功能与...
(1.1) FRONTDOOR write操作最终会转换为uvm_reg_map的do_write任务; (1.2) uvm_reg_map的do_write任务会查看系统是否设置了adapter,如果没有设置,就直接启动sequence, 让sequencer发送uvm_reg_item类型的transaction;如果设置了,那就调用do_bus_write任务. (1.3) uvm_reg_map的do_write完成后,如果auto predict功...
寄存器模型中的adapter就是一个适配器,提供了reg2bus和bus2reg的接口,充当uvm_reg_map和uvm_sequencer中的转换器。uvm_reg_map操作uvm_reg_bus_op类型的item,而uvm_sequencer操作uvm_sequence_item类型的item。 adapter 继承uvm_reg_adapter,重写reg2bus和bus2reg这两个pure virtual function。 classmy_adapterexte...
这边仅仅从一个小的方面进行切入,主要研究下我们实际的sequence_item在register model、adapter以及sequencer之间是如何调度传播的,这里选择的切入点就是使用寄存器模型里的寄存器调用write/read方法前门访问时数据包是如何在寄存器模型、adapter、sequencer中传递的,我们自然就联想到了adapter内的两个函数reg2bus和bus2reg。
uvm_reg的read和write(注明UVM_BACKDOOR),uvm_reg_sequced的read_reg、write_reg(注明UVM_BACKDOOR),uvm_regd的peek和poke 前面访问通过drv,后门访问没有。调用内部的库。 期望值与镜像值 二者都位于寄存器模型中,期望值是预备要更新到DUT中的值,而镜像值是为了与DUT保持同步的值。镜像值若未得到及时更新,获得...
从图片看起来寄存器模型的加入并没有使寄存器访问变的简单而是变得更复杂了,但其实从代码中可以很明显的看出来,如果要读一个寄存器,加入寄存器模型的UVM环境里只需一行就可以把寄存器INVERT_REG的值读到value变量中。 reg_model.INVERT_REG.read(status, value, UVM_FRONTDOOR); ...
uvm reg的设计 项目中的reg_model一般只有一份,set到reg_sequence上,所以多个sequence并行启动结束的时候,reg model会成为一个共享资源。 uvm_reg_field中的volatile,主要来设置m_check的变量, m_check,主要用在uvm_reg的mirror task,以及read task,(需要map中配置check_on_read) ...
uvm_reg本质就是通过reg中的write,read等API,将读写请求,数据等通过API启动sequence发送给driver,...
uvm_reg常用的读写方式 uvm_reg常⽤的读写⽅式⾸先创建register model ral_model_h;可以使⽤下⾯的⽅式来读写寄存器:uvm_reg temp_reg;uvm_status_e status;$cast(temp_reg, ral_model_h.get_reg_by_name("REG_NAME"));temp_reg.write(status, write_data);temp_reg.read(status,read_...
在UVM源代码中,后门访问的实现主要围绕write任务展开,核心方法是do_write(),它包括获取uvm_reg_backdoor句柄、等待访问权限和更新期望值等步骤。uvm_reg_backdoor类是用户自定义后门访问的入口,允许通过派生类实现定制化的访问方式。获取uvm_reg_backdoor句柄的过程会遍历寄存器模型的层次,如果没有自...