将写入位(MW)清0,繁忙位(MB)置1 触发对PHY寄存器读操作事务(事务期间对ETH_MACMIIAR与ETH_MACMIIDR的写操作无效) 复位繁忙位(MB) 将从PHY中读取的数据更新到MII数据寄存器(ETH_MACMIIDR) 3.4.SMI时钟选择 SMI时钟源应为AHB时钟,分频系数取决于MII地址寄存器(MII Address register)设置的时钟范围。 ETH外设硬...
nINT/REFCLKO 引脚用于 RMII 接口中 REF_CLK 信号线 当nINTSEL 低电平时引脚,也可设置为 50MHz 时钟输出可以直接与 STM32F4xx 的 REF_CLK 为其提供引脚连接 50MHz 这种模式需要时钟源为 XTAL1 与 XTAL2 之间或为 XTAL1/CLKIN 提供 25MHz 时钟,由 LAN8720A 内部 PLL 获得电路陪频 50MHz 时钟,此时 nIN...
ETH_InitStructure.ETH_Watchdog= ETH_Watchdog_Disable;//关闭看门狗定时器,允许接收超长帧ETH_InitStructure.ETH_Jabber = ETH_Jabber_Disable;//关闭jabber定时器,允许发送超长帧ETH_InitStructure.ETH_InterFrameGap = ETH_InterFrameGap_40Bit;//发送帧间间隙ETH_InitStructure.ETH_Speed = ETH_Speed_100M;//快...
/**ETH GPIO Configuration PC1 ---> ETH_MDC PA1 ---> ETH_REF_CLK PA2 ---> ETH_MDIO PA7 ---> ETH_CRS_DV PC4 ---> ETH_RXD0 PC5 ---> ETH_RXD1 PB11 ---> ETH_TX_EN PB12 ---> ETH_TXD0 PB13 ---> ETH_TXD1 / GPIO_InitStruct.Pin = GPIO_PIN_1|GPIO_PIN_4|GPIO...
然后,PHY 芯片再给STM32F4提供ETH_MII_TX_CLK和ETH_MII_RX_CLK时钟。对于RMII接口来说,外部必须提供50Mhz的时钟驱动PHY和STM32F4的ETH_RMII_REF_CLK,这个50Mhz时钟可以来自PHY、有源晶振或者STM32F4的MCO。我们的开发板使用的是RMII 接口,使用PHY 芯片提供50Mhz时钟驱动STM32F4 的ETH_RMII_REF_CLK。
1、mac直接提供50M clk给phy。 此时的pin连接 ETH1_CLK(stm32mp2端) --> RXC(rtl8201f端) 2、晶振提供25M clk给phy,phy在输出给50M给MAC 此时的pin连接 TXC(rtl8201f端)--->ETH1_RMII_REF_CLK(stm32mp2端) 3、是否需要进行reset,延时多少 ...
REF_CLK:仅用于RMII接口,由外部时钟源提供50MHz参考时钟。 因为要达到100Mbit/s传输速度,MII和RMII数据线数量不同,使用MII和RMII在时钟线的设计是完全不同的。对于MII接口,一般是外部为PHY提供25MHz时钟源,再由PHY提供TX_CLK和RX_CLK时钟。对于RMII接口,一般需要外部直接提供50MHz时钟源,同时接入MAC和PHY。 开发...
从上图可以看出 RMII 相比 MII,引脚数量精简了不少。注意,图中的 REF_CLK 信号,是 RMII 和外部 PHY 共用的 50Mhz 参考时钟,必须由外部提供,比如有源晶振,或者 STM32F4 的 MCO 输出。不过有些 PHY 芯片可以自己产生 50Mhz 参考时钟,同时提供给 STM32F4,这 样也是可以的。
>PB8pin95ETH_MII_RX_CLK/ETH_RMII_REF_CLK--->PA1pin24ETH_MII_RX_DV/ETH_RMII_CRS_DV--->PA7pin32ETH_MII_RXD0/ETH_RMII_RXD0--->PC4pin33ETH_MII_RXD1/ETH_RMII_RXD1--->PC5pin34ETH_MII_TX_EN/ETH_RMII_TX_EN--->PB11pin48ETH_MII_TXD0/ETH_RMII_TXD0--->PB12pin51ETH_MII_T...
voidHAL_ETH_MspInit(ETH_HandleTypeDef*heth){GPIO_InitTypeDef GPIO_InitStruct;/* PC1 ---> ETH_MDC PA1 ---> ETH_REF_CLK PA2 ---> ETH_MDIO PA7 ---> ETH_CRS_DV PC4 ---> ETH_RXD0 PC5 ---> ETH_RXD1 PB13 ---> ETH_TXD1 PG11...