其中EIC7700X是全球首款搭载64位RISC-V乱序执行CPU及自研高性能NPU的AI SoC，基于四核的SiFive P550 RISC-V CPU内核，支持64位乱序执行能力，它的DMIPS跑分可以达到8.57分，这个是要超过竞品A76的指标，并且其还集成了NPU内核，AI算力约20TOPS，能够支持在端侧加速生成式AI大模型。
本文介绍了一种基于西部数据的开源RISC-V处理器SweRV EH1的安全片上系统。遵循硬件比较器概念。SSoC在Xilinx FPGA系统上实现,并使用Xilinx IP库和Cobham Gaisler的标准外设进行扩展,因此整个系统除了GPIO和UART之外还具有以太网接口。目标是基于免费提供的RISC-V指令集创建一种从输入到输出的硬件容错率接近1的完整冗余方...
但是ARM的垄断地位正在被打破，一些物联网芯片，高性能计算芯片以及人工智能芯片等等领域，正在使用RISC-V架构设计芯片。这些芯片领域需求旺盛，各大芯片设计厂商纷纷涌入新兴赛道。而在这些芯片设计需求当中，ARM和X85的移动端，PC端优势并不明显，只有RISC-V的模块化特性以及开源免费的优势，让各大厂商加入RISC-V阵营。
8月21日,2024年 RISC-V 中国峰会在杭开幕,会议采用“主会议 + 技术研讨会 + 展览展示 + 同期活动”的方式,汇聚了 RISC-V 国际基金会、100多家重点企业及研究机构,2000余名开源技术社区代表等,共同探讨 RISC-V 的最新进展与未来趋势。北京开源芯片研究院(简称“开芯院
RISC-V,一种开源的指令集架构(ISA),正以其灵活性和可定制性吸引着全球的科技爱好者。有人甚至声称,它可能成为手机SoC领域的“救世主”。, 视频播放量 157、弹幕量 0、点赞数 2、投硬币枚数 0、收藏人数 3、转发人数 0, 视频作者 亿佰特物联网应用, 作者简介 亿佰特物联网
不再局限于MCU级别的简单控制芯片,基于RISC-V开源指令集架构的产品供应正趋于丰富。日前,跃昉科技在深圳举办新品发布会,宣布推出首款RISC-V架构 SoC产品NB2。NB2直接采用Full Mask流片,当前正处在试产阶段,预计在今年四季度量产。 跃昉科技(LeapFive)成立于2020年,由前谷歌CTO江朝晖博士发起。公司聚焦RISC-V架构SoC...
NB2搭载了跃昉科技自研的四核64位RISC-V核心，主频高达1.8GHz;外部存储器支持DDR4/LPDDR4(x)，带宽分别可达3200MT/s和4266MT/s;内置多种硬件加速引擎，包括3D GPU、4TOPS算力NPU、独立的图像、音频及数据处理引擎等;同时集成了各类标准高中低速接口，如USB3.0/2.0，千兆以太网、SDIO4.0、LVDS/DSI、PDM、I2S...
RISCV的CPU核心,数据存储DMEM(一般由SRAM来实现)。 QSPI FLASH。 AI加速核心。 数据外设组。这一组主要用于芯片和外界进行数据交换。由于芯片的应用场景是低功耗场景,故没有高速的接口(例如DDR PHY),全部用APB总线连接。主要包括了 ADC用于连接各种传感器(例如震动与温度) ...
2 基于RISC-V的开源处理器研究现状 目前基于RISC-V架构的开源处理器有很多,既有标量处理器Rocket,也有超标量处理器BOOM,还有面向嵌入式领域的Z-scale、PicoRV32等。 2.1 标量处理器——Rocket Rocket是UCB设计的一款64位、5级流水线、单发射顺序执行处理器,主要特点有: ...
围绕 RISC-V 的支持框架也在不断发展,Microchip Technology正在构建生态系统以支持其 RISC-V 软计算机处理单元 (CPU) 和PolarFire ®片上系统 (SoC) FPGA产品组合。因此,基于 RISC-V 的设计具有更低的功耗、更高的灵活性、更快的上市时间,并提供 Linux 支持,而无需其他解决方案所需的折衷。