set_clock_sense [-positive] [-negative] [-pulse pulse] [-stop_propagation] [-clock clock_list] pin_list 命令在引脚上设置时钟属性。 set_clock_transition [-rise] [-fall] [-min] [-max] transition_clock_list 命令指定时钟定义点处的时钟过渡时间。 例子: set_clock_transition -min 0.5 [get_...
set_clock_sense [-positive] [-negative] [-pulse pulse] [-stop_propagation] [-clock clock_list] pin_list 命令在引脚上设置时钟属性。 set_clock_transition [-rise] [-fall] [-min] [-max] transition_clock_list 命令指定时钟定义点处的时钟过渡时间。 例子: ● set_clock_transition -min 0.5 [...
检查组合逻辑有没有反馈回路,STA对这种反馈回路是不会分析的,需要通过set_disable_timing来打断这种反馈回路 no_clock 检查是否有时序单元的clockpin不在任何时钟网络上,特别留意中途是不是通过“set_sense -stop_propagation”之类的命令强制切断了时钟的传播。 no_input_delay 检查Input Port是否有关联的时钟,否则相关...
set_clock_sense [-positive] [-negative] [-pulse pulse] [-stop_propagation] [-clock clock_list] pin_list 命令在引脚上设置时钟属性。 set_clock_transition [-rise] [-fall] [-min] [-max] transition_clock_list 命令指定时钟定义点处的时钟过渡时间。 例子: set_clock_transition -min 0.5 [get_...
set_units -capacitance pf -time ps A.2 对象访问命令 以下命令指定了如何访问设计实例中的对象。 all_clocks命令会返回一个所有时钟的集合: foreach_in_collection clkvar [all_clocks] set_clock_transition 0.150 [all_clocks] all_inputs [-level_sensitive] [-edge_triggered] [-clock clock_name] 命令...
create_generated_clock使用-invert/-preinvert选项都表明generated clock与master clock相位相反,但这两个选项的区别是: preinvert : Creates a generated clock based on the inverted sense of the master clock. invert : Creates an inverted generated clock based on the non-inverted sense of the master cloc...
create_generated_clock使用-invert/-preinvert选项都表明generated clock与master clock相位相反,但这两个选项的区别是: preinvert : Creates a generated clock based on the inverted sense of the master clock. invert : Creates an inverted generated clock based on the non-inverted sense of the master cloc...
1.3. Set_driving_cell 1.4. Set_load 1.5. Set_fanout_load 1.6. Set_min_library 2. Set design constraints 2.1. Design rule constraints 2.2. Design optimization constraints 3. Other commands 3.1. set_clock_groups 3.2. set_false_path
2.1.1.Set_max_transition 2.1.2.Set_max_fanout 2.1.3.Set_max_capacitance 2.2.Design optimization constraints 2.2.1.Create_clock 2.2.2.create_generated_clock 2.2.3.Set_clock_latency 2.2.4.Set_propagated_clock 2.2.5.Set_clock_uncertainty 2.2.6.Set_input_delay 2.2.7.Set_...
set_case_analysis 通常用于工作模式的选择,要明确每种模式下能disable 掉和不能disable 掉的逻辑。 SDC 可简单可复杂,通常CPU,GPU的SDC 都较简单,高速接口的SDC 都较复杂,不论什么样的设计,拿到设计跟SDC 之后尽量先做SDC 检查,在SDC 干净之前的任何综合都只能算『青春期的呻吟』——没用!