图3是Vcm-based的CDAC 架构图,由两组电容阵列组成与单调 DAC 阵列不一样的是,通过引入Vcm使得该架构能将冗余电容也加入再分配过程。对于N位Vcm-based的CDAC差分架构来说,单边需要的电容数目为2^{N-1}. 图3 Vcm-based CDAC架构 图4为3位Vcm-based的 DAC 架构切换过程。在采样时,下极板复位到Vcm
电容式DAC是采用电荷再分配原理来产生模拟输出电压的。电容式DAC由N个具有二进制权重值的电容器阵列再加...
电容阵列被虚拟单元电容包围,以减少二阶光刻误差和相邻效应。 其他虚拟电容器的放置采用空间加权法处理。 这种方法有助于最大化二进制加权 DAC 电容阵列的整体空间相关系数。DAC单元电容器的放置采用对角加权法处理。 这种方法允许 DAC 同时保持对称和共质心的排列。这种布局类似于星形布局,因此与现有作品相比,增加了分...
SAR中电容阵列开关能量计算 刚接触SAR不久,这两天看有关DAC阵列开关能量的问题觉得异常玄妙。思考了两天,终于觉得差不多都理顺了,总结一下。 上图表示了一个权重为4-2-1-1的传统DAC阵列,4个DAC电容分别记为C4,C2,C1,C0。图中最左边为DAC阵列的初始态,最右边为DAC阵列的终止态。
2.DAC电容阵列优化 电容切换顺序优化:采用Monotonic Switching或Vcm-based Switching技术,减少电容切换次数和电荷再分配损耗。 分段式电容阵列:将高位电容拆分为多个小电容单元,降低总电容值,减少充放电能量。 低电压设计:在满足噪声要求的前提下,降低DAC的参考电压(如使用1V而非2V),减少电容充放电功耗。
大多SAR ADC的DAC都使用电容式DAC来提供内在的跟踪/保持功能。电容式DAC是采用电荷再分配原理来产生模拟输出电压的。电容式DAC由N个具有二进制权重值的电容器阵列再加上一个“虚拟LSB”电容器组成。 首先通过Sa开关连接VIN,并将所有S1-S11的开关连接到VIN,给所有并联的电容进行充电,这样就将所有电容充满,并且充电电...
2.18位DAC的理想模型 图2是8位DAC的MATLAB理想模型,使用二进制指数形式的信号放大增益表示二进制指数电容阵列,加法器用来实现电荷再分配功能[3]。时钟信号由SAR ADC的控制逻辑电路产生,控制DAC电容阵列的开关是连接地电位GND,还是连接采样电压Vin或是基准电压Vref。采样结束后,通过加法器,将各电容采集信号求和输出,这就...
模拟信号由外部采样/保持设备或 SAR-ADC 的内部采样/保持功能捕获。SAR-ADC 将此输入电压与转换器外部或内部参考电压 (VREF) 的已知部分进行比较。该基准设置转换器的满量程输入电压范围。现代 SAR-ADC 使用电容式数模转换器 (C-DAC) 来连续比较位组合并将适当的位设置或清除到数据寄存器中。
实现SAR ADC最直接的方式是使用一个独立的DAC,并将其设置等于输入电压(在一个LSB范围内)进而修改流程图如下: 首个用这种方式实现的开关电容模拟系统即所谓的电荷重分布MOS ADC[McCreary, 1975]。通过这个转换器,采样和保持电路,DAC,以及比较器被组合在了一个单独的电路中,单极性的例子如下图所示: ...
7.1.3 电阻电容混合SAR ADC 在DAC中组合使用电阻串和电容阵列的方式同样可以在ADC中使用,一种实现[Fotouhi, 1979]如下图所示: 第一步是将所有的电容都充电到VinVin并重置比较器,接着,通过逐次逼近的方式来查找两个相邻的电阻节点具有大于和小于VinVin的电压。使用两根总线,分别连接两个节点。所有的电容连...