通过仿真分析,可以更好地了解该ADC在不同参数下的表现,从而为实际应用提供参考。 六、结论 综上所述,这款基于0.18um工艺的10bit高速SAR ADC在硬件层面表现出色,具有高采样率和动态范围。其高性能得益于电路设计的合理性和逐次逼近型设计的高效性。同时,其高性能在仿真工具的支持下得到了充分验证。在实际应用中,这...
图2是3bit SAR ADC 单调电容开关时序的功耗示意图,具体分两个过程:采样和电荷再分配。在采样时,信号经开关采样保持至电容阵列上极板,下极板均复位到Vref处;在电荷再分配时,依据比较结果把 VP 和 VN 较大一端当位权重电容底板电压由Vref切换至gnd,电压较小的一端则保持不变。这种单端电压切换过程导致了输入共模...
SAR逻辑分为两种:一种为同步SAR逻辑,另一种为异步SAR逻辑。 同步SAR逻辑的比较器的时钟由外部接口提供,每一位的比较时间完全相等。通常,接口时钟频率是采样频率的N倍,同步SAR逻辑应用在低速SAR ADC中较多。 而异步SAR逻辑的比较器的时钟由ADC内部产生,每一位的比较时间不相等。异步SAR ADC的采样频率可以很高。 2....
针对现代高速通信系统的应用场合,论文设计了一款10bit500MS/s的Pipeline-SARADC,其系统架构为两级结构,两级SARADC都实现6bit的数据量化,级间放大器提供4倍增益,设置2bit 级间冗余。在第一级SARADC中,提出了一种基于自关断比较器的非环路(Loop-unrolled)结构,在每位比较完成后,通过自关断信号将当前位比较器关断...
本文将介绍一种名为10bit_1MS/s超低功耗SAR_ADC设计的新型ADC设计方案。 SAR_ADC(逐次逼近式寄存器型ADC)是一种常见的ADC架构,具有高速、低功耗、小面积和较高的分辨率等优点。然而,传统的SAR_ADC设计存在功耗较高的问题。因此,本文提出了一种超低功耗的SAR_ADC设计方案。 首先,在电路设计方面,采用了低功耗的...
针对现代高速通信系统的应用场合，论文设计了一款10bit 500MS/s的Pipeline-SAR ADC，其系统架构为两级结构，两级SAR ADC都实现6bit的数据量化，级间放大器提供4倍增益，设置2bit 级间冗余。在第一级SAR ADC中，提出了一种基于自关断比较器的非环路（Loop-unrolled）结构，在每位比较完成后，通过自关断信号将当前...
一种10 bit双通道流水线SAR ADC设计 为了提高模数转换器的采样频率并降低其功耗,提出一种10 bit双通道流水线逐次逼近型(SAR)模数转换器(ADC).提出的ADC包括两个高速通道,每个通道都采用流水线SAR结构以便... 刘东海,韦忠善,邓云 - 《电子器件》 被引量: 1发表: 2016年 10 bit高速低功耗SAR ADC设计 基于TSM...
2024年10月31日,江苏帝奥微电子股份有限公司宣布获得一项重磅专利,题为“一种高精度低功耗的10bit SAR ADC电路”。这一专利的授权公告号为CN118413229B,标志着帝奥微在模拟信号处理领域的重要技术突破。这一高精度的模数转换器(ADC)将对电子产品,特别是智能设备的性能提升产生深远影响。
2024年10月31日,江苏帝奥微电子股份有限公司成功获得了一项名为“一种高精度低功耗的10bit SAR ADC电路”的专利,授权公告号CN118413229B。这一创新的电路设计标志着低功耗、高精度模拟数字转换技术的最新进展,也为各类电子设备提供了更强大的数据处理能力。
一种用于视频采集10bit低功耗SAR ADC的设计