VCM拨动时序需要用到三个参考电平,即这里的VIN1~VIN3,VIN1为ADC的VREF,VIN2为VCM(通常令其为VREF/2),VIN3为GND;SAMPLE为上面提到的那个10%占空比的采样时钟信号,CLK0_7为电容控制开关的时钟(这个信号相当于一个使能信号,哪个bit位的CLK被拉高,哪个驱动模块就开始工作,否则,驱动电路处于保持状态),SW为每
图1 SAR ADC结构示意图 模拟输入信号经采样保持之后(VIN)，送到比较器的一个输入端;SAR逻辑控制电路将最高位(MSB)D_(N-1)预置为高电平，经过D/A转换网络产生一个参考电压值，接到比较器的另一输入端;这两个电压值进行比较得到最高位D_(N-1)的值，同时比较器的输出(“0”或“1”)反馈到SAR逻辑控制电...
例如,系统设计师被迫在性能上妥协,以维持紧张的系统功率预算,或者在电路板上保留较小的面积以实现高通道密度。这些精密数据采集信号链的系统设计师在多个方面面临着共同的挑战:驱动SAR ADC输入;保护ADC输入以使其免受过压事件影响;用单电源降低系统功耗;用低功耗微控制器和/或数字隔离器实现更高的系统吞吐...
在慢速应用中(信号带宽<10 kHz),高阻抗输入带来较低的输入电流,我们可以用较低截止频率的RC电路,低功率和带宽的精密放大器来驱动ADC,消除了使用专用高速ADC驱动器的必要性,从而降低功耗、尺寸和成本。 精密ADC驱动器设计工具 如果你觉得上面SAR ADC驱动设计很麻烦,也可以使用ADI精密ADC驱动器设计工具。你这样一来,...
SAR(Successive Approximation Register)型ADC仍然使用电压比较的方法,它使用数字电路控制DAC输出一个变化的电压,并用此电压和输入电压比较,经过多次比较逐渐使DAC输出接近输入电压,从而得出数字输出。 举例如下: 假设ADC参考电压为0-5V,输入为3.2V。 压控寄存器最高位置为1,其余位为0,DAC输出参考电压一半2.5V,输入3.2...
总结起来,SAR型ADC的驱动电路如果设计不当,会造成比较大的直流和交流误差,还会出现稳定性问题。因此,SAR型ADC的驱动设计还是需要特别注意的。 图1,典型的ADC驱动电路 开始AD7689的驱动电路设计。首先从手册中获取这四个参数:Csh,采集周期,参考电压和分辨率。分辨率为16位,参考电压3V,Csh=27pf。采样周期的确认要稍微...
SAR型ADC采样过程通常分为两个阶段:采样阶段与转换阶段:通过输入端的采样电容进行充电,获得待采样信号,此为采样阶段;采样保持电路与基于电荷分配的基准电路进行逐次比较,获得转换结果,此为转换阶段。 上述步骤1为采样阶段;其余的则为转换阶段。转换阶段的时间通常可视作固定值,采样阶段的时间受实际采样率影响,通过查询器...
如下图,SAR ADC主要分成四个部分:采样保持电路、模拟比较器、SAR逐次逼近寄存器和DAC数字模拟转换器。 图1:SAR ADC的典型拓扑结构 SAR ADC的工作过程主要有两个阶段:采样阶段和转化阶段。 采样阶段: 在采样阶段,开关S2断开,开关S1闭合,这时对ADC采样电容C充电。
图9:AD4000高阻抗模式和普通模式对输入电流的影响(图片来源:ADI) 在慢速应用中(信号带宽<10 kHz),高阻抗输入带来较低的输入电流,我们可以用较低截止频率的RC电路,低功率和带宽的精密放大器来驱动ADC,消除了使用专用高速ADC驱动器的必要性,从而降低功耗、尺寸和成本。
RC网络限制输入信号的带宽,并降低放大器和上游电路馈入ADC的噪声量。不过,带宽限制过多会延长建立时间并使输入信号失真。 图1. 典型放大器、RC滤波器和ADC 在建立ADC输入和通过优化带宽限制噪声时所需的最小RC值,可以由假设通过指数方式建立阶跃输入来计算。要计算阶跃大小,需要知道输入信号频率、幅度和ADC转换时间...