先学会运放和SAR ADC! 36:12 电容失配,不可不知的电路设计基础 03:55 方差、标准偏差与相对标准偏差 06:49 电容随机失配#1 电容越大标准偏差越大? 11:53 电容随机失配#2 增益的相对标准偏差…… 04:39 电容随机失配:Matlab验证 04:58 异步SAR ADC逻辑的引入 04:57 异步SARADC高速时钟产生及...
进一步地,为提升整体分辨率并降低每个周期的分辨率,可采用tapered resolution技术,同时引入冗余设计,以应对LSB决策时比较器offset的问题。图10展示了一种2.6位/周期的SAR ADC架构,该架构通过逐步将分辨率从2.6位/周期降至2位/周期,最终降至1位/周期,有效纠正了比较器offset导致的决策失误。 图10 2.6b/cycle SAR ADC...
摘要抓关键:这篇文章中的SAR ADC是为了满足IEEE 802.11 ac协议而设计的,采用的技术是20nm中的1P8M。 文章关键词:20nmCMOS,ADC,IEEE 802.11ac,低成本,低功耗,冗余,SAR 这篇文章中的SAR ADC是用在WLAN RS架构中的I/O ADC模块,本文章是为了满足IEEE 802.11 ac协议而设计,并且I/Q ADC的采样率必须高于信号带宽。
带冗余位的14位0MSPSSARADC设计研究作者姓名王玉涛指导教师姓名、职称杨银堂教授申请学位类别工学硕士万方数据
前面提到的脉冲模式需要无源采集,因此 ADC在跟踪输入信号时不消耗任何有功功率,并且 等待下一个转换信号到来。VDD 参考采样技术 引入以实现这一点。图2显示了采集中的采样电路 比较器关断时的相位。为了不消耗任何活动 电源,我们不能使用有源电路来产生共模(CM) 电压 V厘米如图所示。解决此问题的传统方法是拆分 每...
设计数字校准电路将15位非二进制数字码校准为12位二进制数字码,实现对冗余位的算法校正.最后,对SARADC进行版图设计,关键模块版图均设计为对称结构来保证匹配性,同时采用隔离技术来降低寄生效应和耦合效应的影响.本文基于TSMC 0.18μmrf CMOS工艺,采用Cadence平台搭建SAR ADC整体电路.电路仿真结果表明,在1.8 V电源供电...
本文设计了一种新型的12位SAR ADC,采用新型的电容开关切换算法,不需要额外的共模参考电压,仍能确保开关电容DAC的差分输出信号的共模电平稳定,保证了转换的精度。DAC电容阵列采用7+4的分段式电容阵列结构,极大地减小了面积、节省了功耗。比较器采用全差分动态比较器和静态预放大比较器分时工作的技术,综合考虑了比较精度...
本文设计了一种新型的12位SAR ADC,采用新型的电容开关切换算法,不需要额外的共模参考电压,仍能确保开关电容DAC的差分输出信号的共模电平稳定,保证了转换的精度。DAC电容阵列采用7+4的分段式电容阵列结构,极大地减小了面积、节省了功耗。比较器采用全差分动态比较器...
本文采用TSMC65nm CMOS工艺实现了带冗余位的14位20MS/s SAR ADC,为降低电路功耗,采用双电源供电,模拟模块电源电压为2.5V,数字模块电源电压为1.2V.由于采用基于扰动的数字校准技术来解决电容失配的问题,所以SAR ADC中 DAC阵列大小仅取决于 kT/C而不会影响线性度,这样极大的降低了电路的功耗和芯片面积.同时sub-...