据介绍，目前奕斯伟智能计算事业部已经推出了多款基于RISC-V架构高性能AI SoC，其中EIC7700X是全球首款搭载64位RISC-V乱序执行CPU及自研高性能NPU的AI SoC，基于四核的SiFive P550 RISC-V CPU内核，支持64位乱序执行能力，它的DMIPS跑分可以达到8.57分，这个是要超过竞品A76的指标，并且其还集成了NPU内核，AI算力...
在2022的RISC-V全球峰会上，高通高管宣布，早在2019年发布的骁龙865 SoC中，高通就已经将RISC-V用到了微控制器的设计中，并已经出货了上亿个RISC-V核心。瑞萨作为MCU大厂之一，尤其是在汽车领域，经过多年的积累与开发，旗下已经有了多条MCU产品线。在32位MCU上，有基于自研CISC内核的RX系列，也有基于Arm Cortex...
AI向实际场景落地时,以SoC为代表的边缘算力在成本、时延、隐私上具有天然优势,也可以作为承载小型AI模型的载体处理海量复杂需求。国内已有部分终端SoC公司与海外龙头客户谷歌、亚马逊等在高端AIoT产品方面展开合作,未来边缘AI新爆品有望打开这些公司的远期成长空间。 根据近期行业公司中报披露数据,终端SoC行业已经进入补库存...
zqh_riscv是一套开源SoC开发平台,核心部分包含处理器core、cache、片内互联总线、中断控制器、memory控制器、片内总线slave接口、片内总线master接口、片内总线device、片外总线device、时钟复位控制器、debug控制器。还包含了SOC功能验证/仿真相关的脚本程序和测试用例。除了可以运行电路仿真,平台还提供了ASIC综合脚本,可...
预计在今年底量产的跃昉科技高性能RISC-V SoC NB2实测性能在Arm CortexA55和A72之间，直戳Arm小核，指向Arm大核性能。芯片创业实际比拼对应用场景的理解 对于九死一生的创业来说，特别是一次芯片流片费用就以千万甚至亿元计的芯片创业公司，创业之初更需要想清楚产品的定位和应用市场。跃昉科技研发VP袁博浒在“跃昉...
不再是空谈,RISC-V进入高性能SoC实质性发展阶段 电子发烧友网报道(文/吴子鹏)2022年7月,在嵌入式世界展览会上,RISC-V国际基金组织首席执行官Calista Redmond表示,RISC-V芯片出货量突破100亿,“我们估计市场上已经有100亿个核。” 另外,根据Semico Research预测,2025年全球RISC-V内核的出货量累计将达到约800亿颗...
本文介绍了一种基于西部数据的开源RISC-V处理器SweRV EH1的安全片上系统。遵循硬件比较器概念。SSoC在Xilinx FPGA系统上实现,并使用Xilinx IP库和Cobham Gaisler的标准外设进行扩展,因此整个系统除了GPIO和UART之外还具有以太网接口。目标是基于免费提供的RISC-V指令集创建一种从输入到输出的硬件容错率接近1的完整冗余方...
StarLink-500是赛昉科技首款自研的支持缓存一致性的Interconnect Fabric IP，支撑构建多核CPU 和SoC，具备高性能、低功耗、高可靠性的优势，并能实现高效的数据交换。基于Dubhe-90、Dubhe-80和StarLink-500，赛昉科技推出首个国产高性能RISC-V多核子系统IP平台，这也是全球首款RISC-V大小核处理器子系统解决方案，可...
RISC-V的开发人员开发了一种名为RocketChip的参数化SoC发生器,它使用TileLink规范作为其多处理器,加速器和DMA引擎等的互连。 TileLink 是一种开源芯片级互连标准,提供对内存和其他设备的一致内存映射访问。它也是一种快速且可扩展的互连,可提供低延迟和高吞吐量传输。
香山是对RISC-V SoC的实现,芯片上不只是CPU,还包含了一、二、三级缓存。如上所述,由于支持多核,香山...