不过,RISC-V 高级中断架构[2]要求 IOMMU 对指向虚拟机的 MSI 进行特殊处理,部分原因是为了简化软件,部分原因是为了允许对内存驻留中断文件提供可选支持。设备上下文由软件配置参数,用于识别对虚拟中断文件的内存访问,并使用设备上下文中由软件配置的 MSI 地址转换表进行转换。 1.1. 术语表表1.术语和定义 Term定义 ...
所有RISC-V IOMMU 实现都必须支持位于主内存中的 DDT 和 PDT。本规范不要求但不禁止在 I/O 内存中支持数据结构。 2.1. 设备目录表 (DDT) DDT 是一棵 1、2 或 3 级的 radix-tree,使用 device_id 的设备目录索引 (DDI) 位来定位 DC。下图说明了 DDT radix-tree。根设备目录表的 PPN 保存在内存映射寄...
RVITechnical Steering Committee(TSC) 成员,担任 Memory Tagging TG 的 Vice Chair、Unified Discovery TG 的 Chair 及 Scalar Efficiency SIG 的 Vice Chair,RISC-V IOMMU Spec 贡献者。 引言 “I have witnessed their capacity for courage, and though we are worlds apart, like us, there'smore to them ...
进迭时空 IOMMU 研发过程中深度参与社区的讨论,帮助完善了社区的 IOMMU 规范制定,其中部分发现的问题经过与社区的讨论已经得到社区确认,修正了社区 Spec 以及参考模型中的部分实现问题。 •https://github.com/riscv-non-isa/riscv-iommu/issues/173 •https://github.com/riscv-non-isa/riscv-iommu/issues/...
首先,高性能。数据中心要求CPU的单核性能指标是Spec 2006单核要超过15分/GHz。据公开资料显示,目前单核性能最高的是AMD的CPU,可达到23~25分/GHz;其次是Arm内核的CPU,可到到20分/GHz;RISC-V内核的CPU最高可达18分,国内也有厂商在冲击该分数。 ...
IOMMU 提供内存映射编程接口，每个 IOMMU 的内存映射寄存器位于 4-KiB 对齐的物理地址空间内。访问错误或跨越多个寄存器的 4 字节或 8 字节数据时，IOMMU 行为未定义。4 字节访问必须原子，8 字节访问行为未定义，可能被拆分为两次独立的 4 字节访问。8 字节寄存器允许在两次软件访问或硬件事务处理之间，...
得益于其 IOMMU 设计和高级中断架构 (AIA:Advanced Interrupt Architecture),V2 内核可以支持 Type 1 和 Type 2 服务器虚拟化管理程序(server virtualization hypervisors )以及嵌套虚拟化(nested virtualization)。 该内核还具有用于调试、跟踪和性能监控的端口。所有这些都是现代超大规模数据中心服务器 CPU 的赌注。V1...
64 位服务器级 RISC-V CPU 核心 X100 在 2.5 GHz 12 nm SPECINT2006 上提供 >9 分/GHz 的单核性能。X100 支持 RVA23 Profile、完全虚拟化（Hypervisor 1.0、AIA 1.0、IOMMU）、RAS 功能、Vector 1.0 扩展、矢量加密和解密、安全性、64 核互连等。IOMMU IP遵循RISC-V IOMMU架构规范和AXI4-Stream ...
2021年加入玄铁,赵思齐是 RISC-V 社区主要参与者和卓越贡献者,致力于参与 RISC-V 社区技术共建,担任Unified Discovery TG Chair,是XuanTie IOMMU Proposal主要架构设计人,RISC-V IOMMU Spec贡献者。 2023年 RISC-V 北美峰会公众日拉开帷幕,昨天的会员日主要是 RISC-V 国际基金会内部的各技术工作组用于面对面交流...
Veyron V2 还将配备 RVA23 功能集，该功能集将提供超过 40% 的性能提升（可能比 V1 更高）、具有 AI 矩阵扩展的 512 位矢量单元、服务器级 IOMMU 和特定领域的加速。此外，该平台还具有RISC-V软件生态系统（RISE）软件兼容性。根据 Ventana 的预测，在相同功率下的整数计算中，192 核Veyron V2 CPU 明显领先...