IOMMU 是将软件生成的命令输入 CQ 的消费者,并控制头部寄存器。尾寄存器保存队列中的索引,生产者将在队列中写入下一条记录。头部寄存器保存队列中的索引,消费者将从这里读取下一个要处理的条目。 如果队列首等于队列尾,则队列为空。如果尾部是头部减一,则队列为满。当队列头和队列尾到达循环缓冲区的末端时,他们会...
第1 章 导言输入输出内存管理单元 (IOMMU),有时也称为系统 MMU (SMMU),是一个系统级内存管理单元 (MMU),用于将具有直接内存访问功能的输入/输出 (I/O) 设备连接到系统内存。 对于通过 IOMMU 连接到系统的每个 …
RVITechnical Steering Committee(TSC) 成员,担任 Memory Tagging TG 的 Vice Chair、Unified Discovery TG 的 Chair 及 Scalar Efficiency SIG 的 Vice Chair,RISC-V IOMMU Spec 贡献者。 引言 “I have witnessed their capacity for courage, and though we are worlds apart, like us, there'smore to them ...
2021年加入玄铁,赵思齐是 RISC-V 社区主要参与者和卓越贡献者,致力于参与 RISC-V 社区技术共建,担任Unified Discovery TG Chair,是XuanTie IOMMU Proposal主要架构设计人,RISC-V IOMMU Spec贡献者。 2023年 RISC-V 北美峰会公众日拉开帷幕,昨天的会员日主要是 RISC-V 国际基金会内部的各技术工作组用于面对面交流...
完成服务器 CPU 芯片关键子系统的研发：包括 CPU 子系统、总线子系统、IOMMU 子系统、中断子系统、Debug&Trace 子系统、时钟 & 复位子系统、RMU 管理控制子系统等，进而实现了服务器 CPU 芯片平台的开发。完成部分软件开发工作：基于自研的服务器 CPU 芯片平台，完成符合 RISC-V BRS Spec 规范定义的服务器平台固件...
进迭时空 IOMMU 功能框架如下: (图4 - 进迭时空 IOMMU 架构) 进迭时空的 IOMMU 架构支持如下特性: •支持 RV IOMMU Spec 1.0 要求的基础功能 •支持 PCIe ATS/PRI 相关功能 •支持 MSI_FLAT 类型 MSI 页表 •支持对接 IOPMP,支持进行 PMA 检查 ...
RISC-V CPU 核 X100 在 2.5 GHz 12 nm 的 SPECINT2006 上提供 >9 点/GHz 的单核性能。X100支持RVA23 Profile、全虚拟化、RAS功能、Vector 1.0扩展、矢量加解密、安全、64核互连等。IOMMU IP 遵循 RISC-V IOMMU 架构规范和 AXI4-Stream DTI 接口,支持可配置的 DID、PID、虚拟地址、物理地址宽度和各种...
IOMMU 提供内存映射编程接口，每个 IOMMU 的内存映射寄存器位于 4-KiB 对齐的物理地址空间内。访问错误或跨越多个寄存器的 4 字节或 8 字节数据时，IOMMU 行为未定义。4 字节访问必须原子，8 字节访问行为未定义，可能被拆分为两次独立的 4 字节访问。8 字节寄存器允许在两次软件访问或硬件事务处理之间，...
得益于其 IOMMU 设计和高级中断架构 (AIA:Advanced Interrupt Architecture),V2 内核可以支持 Type 1 和 Type 2 服务器虚拟化管理程序(server virtualization hypervisors )以及嵌套虚拟化(nested virtualization)。 该内核还具有用于调试、跟踪和性能监控的端口。所有这些都是现代超大规模数据中心服务器 CPU 的赌注。V1...
支持Hypervisor扩展、AIA扩展和IOMMU扩展等，已成功运行KVM等主流虚拟机软件。在RISC-V高性能芯片产品方面，进迭时空布局终端CPU、边缘端CPU、云中心CPU研发。已完成第一款8核高性能终端CPU的研发和流片工作，该芯片具有高能效比、接口丰富、稳定可靠等特点，满足工业控制、消费电子等场景需求。该芯片是业界第一个以同构...