一旦完成新项目设置,就会出现一个空白的Project窗口和“Add items to the Project”对话框(图4-2)。从这个对话框可创建一个新的设计文件,添加文件,添加文件夹,或创建仿真配置(后面讨论)。 1. 添加2个文件。 a) 单击Add Existing File。 打开Add file to Project对话框(图4-3)。可在这个对话框里浏览和查找...
3、 File to ProjectAdd File to Project 对话框中的 BrowseBrowse 按钮,打开 ModelSimModelSim 安装路径中的 exampleexample 目录,选取 counter.v 和 tcounter.v,再选取 Reference from current locationReference from current location,然后点击 OKOK。 6在工作区的 ProProject pageject page 中,单击右键,选取 Comp...
当单击OK按钮后,在主体窗口的下方将出现Project标签,如图2.4所示。 图2.4 Project标签 3. 之后,将出现Add Items to the Project的对话框,如图2.5所示。 图2.5 在工程中,添加新项目 2.2 在工程中,添加新项目 在Add Items to the Project对话框中,包括以下选项: Create New File——使用源文件编辑器创建一个新...
单击打开,在Add file to the project窗口,单击OK。 2.3 编译文件在Project标签下的Status列的问号,表示文件尚未编译进工程,或者在最后编译前,源文件有所改动。欲编译文件,选择C 11、ompile<Compile ALL,或者右击Project标签,选择Compile>Compile All。 1. 倘若此处没有错误,编译成功的消息,就会在Transcript窗口如图...
在Project窗口右键>Add to Project > Simulation Configuration,在出现的界面中,填入配置文件的名字,以及放置的文件夹,这边选则放在testbench文件夹下; 接着选中work库下的test_counter,仿真精度(Resolution)改为ps 选中Verilog的窗口,将Enable hazard checking (-hazards)的选项打勾,然后点Save进行保存 ...
选择向工程添加的项目类型,然后单击“Close”按钮完成工程的建立。在此例中选择“Add Exiting File”项目。 (2)加入文件。 在新建工程时,也可以不选择添加的项目种类、而是在project栏里面单击右键,在弹出的菜单里面选择“Add to Project → Existing File”,如图所示。
※设定Project Name 与Project location,按OK 即可建立Project。 步骤二:新增设计文档或加入文档。 ※新增文档的方式为点选File → New → Source → Verilog,然后对文档进行编辑并储存为xxx.v; ※ 加入文档的方式为点选File → Add to Project → File...,然后点选xxx.v; 步骤三:编译(Compile)。
仿真过程中发现,忘记将底层文件添加进工程里了,怎么办? 打开【Project】进行project界面,右键,选择【Add to Project】--【Existing File……】即可。 发布于 2024-04-11 17:04・IP 属地江苏 Modelsim 赞同添加评论 分享喜欢收藏申请转载 ...
编译完成后,接下来我们就开始配置仿真环境,我们在project 状态栏中右键点击,选择“Add to Project”-> “Simulation Configuration…”并点击。 进入Add SimulationConfiguration 页面,我们在 Design 标签页面中选择 work 库中的“fpga_led_tb”模块作为设计顶层,点击复制模块名作为仿真配置“Simulation Configuration Name”...
1、File——New——Project——设置工程名和路径——点击OK Create Project 2、点击Create New File——设置文件名——Add file as type设置为Verilog——点击OK 示图 3、再次点击Create New File——设置测试文件名——Add file as type设置为Verilog——点击OK ...