但是如果slave方是硬件i2c要求一定要标准的NACK,master方是GPIO软件模拟i2c并没有正确的发送NACK,就会出现“slave收不到stop”导致i2c挂死。
下面是I2C通信中ACK和NACK的时序图：ACK（应答）时序：主设备（通常是微控制器）在发送一个字节的数据后，释放SDA （Serial Data Line）线，并等待从设备拉低SDA线来发送ACK。从设备（被主设备访问的设备）在成功接收数据后，拉低SDA线来发送ACK。ACK是一个低电平脉冲，通常在时钟信号的下降沿检测。主设备: ...
1. 主机发送带有写命令的从机地址,与总线上任何从机地址不同,将没有从机回复ACK,那么SDA在第9个时钟脉冲期间会保持高电平,相当于NACK; 2. 主机发送待写入的数据地址,从机收到后发现该地址不属于它的有效地址,则会返回NACK给主机,表明无效的数据地址; 3. 当主机向从机写数据时,从机收到该字节数据后,不想...
1)设定I2C写的地址:01101100(0x6c) 00110000(0x30) 00001010(0x0a) Slave Write Address:0x6c,ID register address:0x300a 2)设定I2C读的地址:01101101(0x6d) 10001000(0x88) Slave Read Address:0x6d,ID register value:0x88 20150716看到这里有点奇怪,i2c write是以ack+stop结束通信,而i2c read是以nack+st...
下面是I2C从服务器的STM32代码部分: 代码语言:javascript 复制 /* USER CODE BEGIN Header *//** *** * @file i2c.c * @brief This file provides code for the configuration * of the I2C instances. *** * @attention * * Copyright (c) 2022 STMicroelectronics. ...
1、I2C 的SCL 始终是由Master产生。 2、I2C 的 ACK和 NACK 始终是由数据的接收方产生,数据的接收方可以是 Master 也可以是 Slave. 3、如果是 Master 单纯地往 Slave 里送数据,那么即便是最后一个字节,Slave 也要产生 ACK信号,紧接着主机会产生一个 Stop 信号。
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/845075/tca9539-q1-i2c-nack-issue 器件型号:TCA9539-Q1 主题中讨论的其他器件:TCA9539 大家好、 我的客户在 TCA9539-Q1上看到一些有关多个 I2C 读取的奇怪行为、我们不确定发生了什么情况。
在I2C通信中,ACK(确认)和NACK(未确认)信号是确保数据传输正确性的关键机制。当逻辑分析仪显示“missing ack/nack”时,通常意味着在预期的时间点没有接收到正确的ACK或NACK信号。以下是一些可能的解决步骤: 确认I2C设备连接正确: 确保I2C主设备和从设备的连接正确无误,包括电源、地线、SDA(数据线)和SCL(时钟线)...
可是RTC跟I2C没有关系啊。而且一楼的波形显示确实是Slave没有回应ACK，这跟DSP这边的程序没有关系了。基于你的图，我做了如下分析。你可以用示波器量一量板子上的I2C信号，我估计应该是SCL受到了干扰。Hi
1、关键字:i2c , IIC, bus , ACK , NACK , NAK , SDA, SCL , timing , master , slaver,时序,响应,总线关于i2c的响应问题:对于每一个接收设备(从设备, slaver),当它被寻址后, 都要求在接收到每一个字节后产生一个响应。因此, the master device 必须产 生一个额外的时钟脉冲(第九个脉冲)用以和...