l VCCINT: PL 内核电压(1.0V) l VCCAU: PL 辅助电压(1.8V) l VCCBRAM: PL BRAM 电压(1.0V) l VCCPINT: PS 内核电压(1.0V) l VCCPAUX: PS 辅助电压(1.8V) l VCCO_DDR: DDR RAM 电压(1.5V) 用户可以为这些电压设定上、下限,当电压超出用户设定的界限时报警。 XADC 有一路专用的差分模拟输入通道...
PS供电电源:VCC_PSINTFP、VCC_PSINTLP、VCC_PSAUX、VCC_PSINTFP_DDR、VCC_PSPLL、VPS_MGTRAVCC、VPS_MGTRAVTT、VCCO_PSDDR、VCC_PSDDR_PLL、VCCO_PSIO、VCC_PSBATT等。 集成功能块供电电源: A. VCU供电电源:VCCINT_VCU; B. XADC/System Monitor供电电源:VCCADC、VREFP、VREFN等; C. GT Transceiver供电...
具有高瞬态电流的电源应靠近PCB堆叠的顶面(FPGA侧)相关的VCC平面。这减少了电流在到达相关VCC和GND平面之前的垂直距离(VCC和GND通过长度)。为了减少扩展电感,每个VCC平面都应该在PCB堆叠中有一个相邻的GND平面。趋肤效应导致高频电流紧密耦合,并且与特定VCC平面相邻的GND平面趋向于携带与VCC平面中的电流互补的大部分电流。
PS供电电源:VCC_PSINTFP、VCC_PSINTLP、VCC_PSAUX、VCC_PSINTFP_DDR、VCC_PSPLL、VPS_MGTRAVCC、VPS_MGTRAVTT、VCCO_PSDDR、VCC_PSDDR_PLL、VCCO_PSIO、VCC_PSBATT等。 集成功能块供电电源: A. VCU供电电源:VCCINT_VCU; B. XADC/System Monitor供电电源:VCCADC、VREFP、VREFN等; C. GT Transceiver供电...
PS VCCO为BANK的电压,包含VCCO_MIO0,VCCO_MIO1和VCCO_DDR,根据连接的外设不同,连接的电源电源也会不同,VCC_MIO0连接3.3V,VCCO_MIO1连接1.8V,VCCO_DDR连接1.5V。PS系统要求上电顺序分别为先VCCPINT供电,然后VCCPAUX和VCCPLL,最后为PS VCCO。断电的顺序则相反。
1.VCC_PSINTLP2.VCC_PSAUX、VCC_PSADC 和 VCC_PSPLL 以任何顺序或同时进行。3.VCCO_PSIO为了实现最小电流消耗并确保 I/O 在通电时处于三态,列出了全功率域(FPD)的建议通电顺序。同时 建议关机顺序与开机顺序相反。 、1.由同一电源驱动的 VCC_PSINTFP 和 VCC_PSINTFP_DDR。2.VPS_MGTRAVCC 和 VCC_PS...
(1)在 PS 端,Vccpint,Vccpaux,Vccpll 一起上电,后启动 PS 的 Vcco 电源(Vcco_mio0,Vcco_mio1,Vcco_ddr),其中 PS_POR_B 在上电期间应保持低电平,直到内核,辅助电压,PLL 电压和 BANK 的电压达到相应阈值。掉电的顺序和上电顺序保持一致。
VCC_AUX: 为7系列FPGA内部各种逻辑资源模块提供电源,如BRAM资源,Vccaux也为某些I/O标准输入缓冲电路提供供电。一般为1.8V VCCAUX_IO: 管脚只为HP I/O bank电路提供辅助电压。该管脚电压应用于K7和V7系列FPGA,提供1.8V和2.0V两种供电电压选择,该管脚电压与存储器接口频率有关,其中2.0V电压支持更高频率存储器接口...
有时,许多I/O组由相同的电压(例如1.8V)供电,建议的指南要求使用多个大容量电容器。更大的7系列FPGA中的VCCINT、VCCAUX、VCCAUX_IO和VCCBRAM也是如此。如果合并电容器(ESR和ESL)的电气特性与推荐电容器并联组合的电气特性相同,则这些较小的电容器可以合并为较少(较大值)的电容器。
l VCCBRAM: PL BRAM 电压(1.0V) l VCCPINT: PS 内核电压(1.0V) l VCCPAUX: PS 辅助电压(1.8V) l VCCO_DDR: DDR RAM 电压(1.5V) 用户可以为这些电压设定上、下限,当电压超出用户设定的界限时报警。 XADC 有一路专用的差分模拟输入通道Vp/Vn,如果不使用Vp/Vn 时,应该将Vp/Vn 连接到GNDADC引脚。