辅助电压(VCCAUX)典型值为3.3V或2.5V。它为FPGA中的时间关键资源供电,因此易受电源噪声影响。VCCAUX可以与VCCO共用一个电源层,但前提是VCCO不会产生过大的噪声。 FPGA使用的电源类型 FPGA电源要求输出电压范围从1.2V到5V,输出电流范围从数十毫安到数安培。可用三种电源:低压差(LDO)线性稳压器、开关式DC-DC稳压器和...
更大的7系列FPGA中的VCCINT、VCCAUX、VCCAUX_IO和VCCBRAM也是如此。如果合并电容器(ESR和ESL)的电气特性与推荐电容器并联组合的电气特性相同,则这些较小的电容器可以合并为较少(较大值)的电容器。 对于大多数VCCO、VCCINT、VCCAUX、VCCAUX_IO和VCCBRAM电容器的整合,具有足够低ESL和ESR的大型钽电容器是可用的。 1.4...
在7系列FPGA设计中,允许从公共PCB平面为1.8V VCCO、VCCAUX和VCCAUX IO供电。但是,必须仔细考虑电源噪声,特别是VCCO轨道上的任何噪声不应违反VCCAUX电源的推荐工作条件范围。见DS182,Kintex-7 FPGA数据页码:DC和开关特性和DS183,Virtex®-7 FPGA数据表:这些要求的直流和开关特性。 2.10 未连接的VCCO引脚 在某些情况...
有一种解释是B板3.3V负载较多,而A板2.5V只有PROM和FPGA的VCCAUX。由于同根下载线VREF和GND同时连接A、B板,负载变小。导致电源输出电流增加,同时A板菊花链TDO与B板菊花链的TDO共同连接在JTAG的TDO上,当A板响应时,TDO输出信号,灌进B板的TDO(V5)引脚,置其损坏。但两板的电源没有丝毫损坏,而且A板的FPGA还完好...
有时,许多I/O组由相同的电压(例如1.8V)供电,建议的指南要求使用多个大容量电容器。更大的7系列FPGA中的VCCINT、VCCAUX、VCCAUX_IO和VCCBRAM也是如此。如果合并电容器(ESR和ESL)的电气特性与推荐电容器并联组合的电气特性相同,则这些较小的电容器可以合并为较少(较大值)的电容器。
PT6943是TI的PT6940系列电源模块的一种,输入为4.5V至5.5V,它支持3.3V和1.5V两路输出,每路输出的最大电流均为6A,它内部还集成了电压顺序控制,短路保护等功能。 图3 用电源模块设计 FPGA电 源典型电路 4 FPGA开发板电源设计实例 我们采用TI公司TPS5461X系列DC/DC调整器芯片的TPS54616(输出3.3V/6A)和TPS...
有时,许多I/O组由相同的电压(例如1.8V)供电,建议的指南要求使用多个大容量电容器。更大的7系列FPGA中的VCCINT、VCCAUX、VCCAUX_IO和VCCBRAM也是如此。如果合并电容器(ESR和ESL)的电气特性与推荐电容器并联组合的电气特性相同,则这些较小的电容器可以合并为较少(较大值)的电容器。
对于大多数VCCO、VCCINT、VCCAUX、VCCAUX_IO和VCCBRAM电容器的整合,具有足够低ESL和ESR的大型钽电容器是可用的。 1.4 PCB电容放置和贴装技术 PCB Bulk电容 大容量电容器(D,1210)可能很大,有时很难靠近FPGA放置。幸运的是,这不是问题,因为大容量电容器覆盖的低频能量对电容器位置不敏感。大容量电容器几乎可以放置在...
尽管该应用手册给出的例子均专门针对 VCCD_PLL 电源层面,但是 Stratix IV GX 和 GT 器件的其它一些电源,例如:VCCL_GXB 、VCCAUX 和 VCCA 等,也都可以受益于文中描述的相同隔离技术和分析方法。 DC 电流和 IR 压降考虑因素 铁氧体磁珠可通过的电流量由其产品说明书中规定的最大额定 DC 电流决定。超出该最大...
尽管该应用手册给出的例子均专门针对 VCCD_PLL 电源层面,但是 Stratix IV GX 和 GT 器件的其它一些电源,例如:VCCL_GXB 、VCCAUX 和 VCCA 等,也都可以受益于文中描述的相同隔离技术和分析方法。 DC 电流和 IR 压降考虑因素 铁氧体磁珠可通过的电流量由其产品说明书中规定的最大额定 DC 电流决定。超出该最大...