FPGA+DSP的⾼速AD采集处理开发详解 ⼀、案例说明 1. Kintex-7 FPGA使⽤SRIO IP核作为Initiator，通过AD9613模块采集AD数据。AD9613采样率为250MSPS，双通道 12bit，12bit按照16bit发送，因此数据量为16bit * 2 * 250M = 8Gbps；2. AD数据通过SRIO由Kintex-7发送到C6678 DSP(Target)的0x0C3F0000~0x0...
参考TL6678F-EasyEVM评估板光盘用户手册《CCS工程的生成与加载》文档,在“tl-fmc-ad9613-srio/DSP/src”目录下建立CCS工程并导入到CCS软件中编译生成tl-srio-fft.out文件,通过仿真器加载tl-srio-fft.out文件到DSP端。将tl-srio-fft.out下载到C6678 Core0 ~ Core7核中,在tl-srio-fft.c窗口中红色框标注的地方...
2. DSP端 参考TL6678F-EasyEVM评估板光盘用户手册《CCS工程的生成与加载》文档,在“tl-fmc-ad9613-srio/DSP/src”目录下建立CCS工程并导入到CCS软件中编译生成tl-srio-fft.out文件,通过仿真器加载tl-srio-fft.out文件到DSP端。将tl-srio-fft.out下载到C6678 Core0 ~ Core7核中,在tl-srio-fft.c窗口中红色...
2.DSP端 参考TL6678F-EasyEVM评估板光盘用户手册《CCS工程的生成与加载》文档,在“tl-fmc-ad9613-srio/DSP/src”目录下建立CCS工程并导入到CCS软件中编译生成tl-srio-fft.out文件,通过仿真器加载tl-srio-fft.out文件到DSP端。将tl-srio-fft.out下载到C6678 Core0 ~ Core7核中,在tl-srio-fft.c窗口中红色框...
(1)连续不停地将AD9613采集的数据写入FIFO。 (2)控制FIFO读操作,每次从FIFO读取完指定的数据并通过AXI4-stream接口传输到SRIO IP。其中本例程每发送16KByte的数据就发送一个DOORBELL信息,通知Target(DSP)对数据做处理。 双击block degin中的模块,可配置: ...
DSP主要是通过软件设计来实现数字基带信号处理以及比特流控制、编码解码等高速的数据交换和处理功能。对DSP开发的软件工具是ADI公司的VisualDSF++4.0,它是TigerSHARC系列DSP的集成开发环境,支持汇编语言、C语言、C++等开发语言,能让程序员使用这些工具编写出相对于特定DSP的高性能应用程序,发挥强大的处理能力。在本平台中,...
【摘要】 一、案例说明Kintex-7 FPGA使用SRIO IP核作为Initiator,通过AD9613模块采集AD数据。AD9613采样率为250MSPS,双通道12bit,12bit按照16bit发送,因此数据量为16bit * 2 * 250M = 8Gbps;AD数据通过SRIO由Kintex-7发送到C6678 DSP(Target)的0x0C3F0000~0x0C3F7FFF的地址空间... ...
AD9613高速AD采集处理案例 1 案例说明 案例功能:FPGA端通过AD9613以250MSPS速率采集AD数据后,将数据通过SRIO总线传输至DSP端进行FFT算法处理。 FPGA端作为SRIO Initiator,DSP端作为SRIO Target。FPGA端通过SRIO SWRITE方式将数据传输至DSP端的0x0C3F0000地址空间,单次传输数据量为16KByte,每传输16KByte数据就发送一个DO...
基于dsp+fpga+AD+ENDAC的半导体运动台高速数据采集电路仿真设计(四),整个调试验证与仿真分析分三个步骤:第一步是进行PCB检查及电气特性测试,主要用来验证硬件设计是否正常工作;第二步进行各子模块功能测试,包括高速光纤串行通信的稳定性与可靠性测试,A/D及D/A转换特
DSP 主系统与光纤通信内核之间的通信通过外部存储器接口 EMIF 来实现。 EMIF 支持多种类型的异步接口,包括 SRAM,EPROM,FLASH,FPGA 和 ASIC 等。本课题中, 光纤通信内核由 FPGA 来实现,因为在 FPGA 和 DSP 主系统之间没有时钟存在,故为 异步类型。异步访问的速度参数通过 CLKOUT 的时钟周期个数来配置。 EMIF 最...