REF_CLK:仅用于RMII接口,由外部时钟源提供50MHz参考时钟。 因为要达到100Mbit/s传输速度,MII和RMII数据线数量不同,使用MII和RMII在时钟线的设计是完全不同的。对于MII接口,一般是外部为PHY提供25MHz时钟源,再由PHY提供TX_CLK和RX_CLK时钟。对于RMII接口,一般需要外部直接提供50MHz时钟源,同时接入MAC和PHY。 开发...
REF_CLK:RMII模式外部50MHz参考时钟。可以直接使用外部晶振接入MAC和PHY,也可以通过STM3的PLL来驱动。(RMII) 2.2.MII/RMII时钟源 MII使用25MHz时钟源,RMII使用50MHz时钟源。 使用MII接口时,STM32F4可使用外部25MHz高速时钟(HSE),通过MCO引脚输出25MHz驱动PHY,PHY也可单独使用外部25MHz时钟源。 使用RMII接口时,STM...
CKS32F4xx系列通过RMII接口与PHY层芯片的连接如图3所示：图3 精简介质独立接口信号 从上图可以看出RMII相比MII，引脚数量精简了不少。注意，图中的REF_CLK信号，是RMII和外部PHY共用的50Mhz参考时钟，必须由外部提供，比如有源晶振，或者CKS32F4xx系列的MCO输出。不过有些PHY芯片可以自己产生50Mhz参考时钟，同时提供...
LAN8720A通过RMII与MAC连接。RJ45是网络插座,在与LAN8720A连接之间还需要一个变压器,所以一般使用带电压转换和LED指示灯的HY911105A型号的插座。一般来说,必须为使用RMII接口的PHY提供50MHz的时钟源输入到REF_CLK引脚,不过LAN8720A内部集成PLL,可以将25MHz的时钟源陪频到50MHz并在指定引脚输出该时钟,所以我们可以直接...
特别注意:RMII模式下REF_CLK要连接CPU的MCO引脚,且MCO输出时钟应为50MHz。 这里说下我最近遇到的stm32在MII模式不能正常接收数据,后来发现是STM的MII_ER脚被配置成以太网引脚,而实际悬空(并未连接到PHY),导致stm32认为接收出错,将接收数据丢失。 解决办法: 如果硬件还未完成设计,则MII_ER最好正确连接到PHY指定...
RMII_REF_CLK是发送和接收数据同时使用的时钟信号,为了产生RMII_REF_CLK时钟信号,外部PHY模块必需有来自外部的50MHz时钟驱动。将相同的时钟源接到MAC和以太网PHY的REF_CLK引脚保证两者时钟源的同步。可以使用外部的25MHz晶振通过PHY芯片内部倍频产生50M(有的PHY芯片支持),再输出到MCU,或者直接外接一个50M时钟同时接到...
nINT/REFCLKO 引脚用于 RMII 接口中 REF_CLK 信号线 当nINTSEL 引脚为低电平时,它也可以被设置成 50MHz 时钟输出,这样可以直接与 STM32F4xx 的 REF_CLK 引脚连接为其提供 50MHz 时钟源,这种模式要求为 XTAL1 与 XTAL2 之间或为 XTAL1/CLKIN 提供 25MHz 时钟,由 LAN8720A 内部 PLL 电路陪频得到 50MHz...
CKS32F4xx系列通过RMII接口与PHY层芯片的连接如图3所示: 图3 精简介质独立接口信号 从上图可以看出RMII相比MII,引脚数量精简了不少。注意,图中的REF_CLK信号,是RMII和外部PHY共用的50Mhz参考时钟,必须由外部提供,比如有源晶振,或者CKS32F4xx系列的MCO输出。不过有些PHY芯片可以自己产生50Mhz参考时钟,同时提供给CKS...
nINT/REFCLKO 引脚用于 RMII 接口中 REF_CLK 信号线 当nINTSEL 低电平时引脚,也可设置为 50MHz 时钟输出可以直接与 STM32F4xx 的 REF_CLK 为其提供引脚连接 50MHz 这种模式需要时钟源为 XTAL1 与 XTAL2 之间或为 XTAL1/CLKIN 提供 25MHz 时钟,由 LAN8720A 内部 PLL 获得电路陪频 50MHz 时钟,此时 nIN...
·它提供了独立的2位宽(双位)的发送和接收数据路径; CKS32F4xx系列通过RMII接口与PHY层芯片的连接如图3所示: 图3精简介质独立接口信号 从上图可以看出RMII相比MII,引脚数量精简了不少。注意,图中的REF_CLK信号,是RMII和外部PHY共用的50Mhz参考时钟,必须由外部提供,比如有源晶振,或者CKS32F4xx系列的MCO输出。不过...