2.2.MII/RMII时钟源 MII使用25MHz时钟源,RMII使用50MHz时钟源。 使用MII接口时,STM32F4可使用外部25MHz高速时钟(HSE),通过MCO引脚输出25MHz驱动PHY,PHY也可单独使用外部25MHz时钟源。 使用RMII接口时,STM32F4使用外部25MHz时钟源时,可通过STM32内部PLL生成50MHz来驱动PHY,也可直接使用外部50MHz时钟源。 三、SMI...
PHY芯片有一组寄存器用户保存配置,并更新状态.CPU不能直接访问这组寄存器,只能通过MAC上的MIIM寄存器组实现间接访问.同时PHY芯片负责完成MII总线的数据与Media Interface上数据的转发.该转发根据寄存器配置自动完成,不需要外接干预.
CKS32F4xx系列芯片自带以太网模块，该模块包括带专用DMA控制器的MAC 802.3（介质访问控制）控制器，支持介质独立接口(MII)和简化介质独立接口(RMII)，并自带了一个用于外部PHY通信的SMI接口，通过一组配置寄存器，用户可以为MAC控制器和DMA控制器选择所需模式和功能。自带以太网模块特点包括：·支持外部PHY接口，实现1...
当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位为0并且繁忙位被置1时,SMI将从向指定的PHY芯片指定寄存器读取数据到ETH_MACMIIDR内。读操作时序见图 SMI读操作。 43.5.2. MII和RMII接口 介质独立接口(MII)用于连接MAC控制器和PHY芯片,提供数据传输路径。RMII接口是MII接口的简化版本,MII需要16根通信线,RMII...
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
ETH的接口整体分为两个部分,一部分是用来通信以太网数据的MII/RMII接口,另一部分是用来控制PHY芯片内部寄存器的SMI接口。 以太网模块通过MII/RMII接口与片外PHY连接,传送与接收以太网包。 MII或RMII模式由软件选择。 通过SMI接口对PHY芯片进行管理,可以配置以太网通信模式和检测通信状态等。
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
ETH 内部专用 DMA 控制器用于 MAC,ETH 支持两个工业标准接口介质的独立接口(MII)简化介质独立接口(RMII)用于与外部 PHY芯片连接。MII 和 RMII 接口用于 MAC 数据包传输,ETH 还集成了站管接口(SMI)接口专门用于外部 PHY 通信,用于访问 PHY 芯片寄存器。
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
ETH 内部自带专用的 DMA 控制器用于 MAC,ETH 支持两个工业标准接口介质独立接口(MII)和简化介质独立接口(RMII)用于与外部 PHY 芯片连接。MII 和 RMII 接口用于 MAC 数据包传输,ETH 还集成了站管理接口(SMI)接口专门用于与外部 PHY 通信,用于访问 PHY 芯片寄存器。