2 TLP测试 Transmission Line Pulse测试,用100ns脉宽的方波,测量不同电压幅度下的电流值,电压值一直增加到管子损坏为止。100ns比IEC61000-4-2规定的静电波形1ns大得多,这更能考验ESD管的性能,也更能反应ESD管的钳位能力,下图是浪涌测试和TLP测试的比较,明显TLP的能量更大。 当我们看到两个ESD管都能通过接触±8...
当Vsub-source压降>0.7V后,在器件体内由Drain—Psub—Source构成的NPN寄生三极管完全导通,此时Drain的电位对应TLP曲线中的(Vt1,It1)点,该点电压称为trigger voltage。 当发生trigger后,整个GGNMOS表现出负阻行为,称为snap-back,发生snap-back是由于Drain—Psub—Source构成的NPN寄生三极管导通后,来自source端的漂移载...
可以简单进行一个估算。 一般FAB的PDK里的ESD设计指南都附有ESD保护单元的TLP测试曲线,其提供了器件的Holding Voltage(VH)与Holding Current(IH)。对于各个端口,需要结合实际电路情况与电路设计人员确认各个端口的ESD设计窗口,其中需要重点关注红区的破坏电压的下限BV。对于一个要求2kV HBM的端口,可以用如下的公式进行估...
Transmission Line Pulse测试,用100ns脉宽的方波,测量不同电压幅度下的电流值,电压值一直增加到管子损坏为止。100ns比IEC61000-4-2规定的静电波形1ns大得多,这更能考验ESD管的性能,也更能反应ESD管的钳位能力,下图是浪涌测试和TLP测试的比较,明显TLP的能量更大。 Transmission Line Pulse测试 当我们看到两个ESD管...
其TLP曲线如图三所示,在16KV HBM时压降不到6V。无源器件虽然很占面积,但是其ESD防护能力优异,同时还能与其它功能集成。 2.常规防护器件 在CMOS工艺下,寄生参数最为理想的器件当属SCR,其能满足部分射频芯片的需求,且面积远小于无源器件,泄放效率也较为优异,但是SCR Trigger Voltage过高的问题一直无法避免,即便是LVTSC...
1.3 IEC61000-4-5 Transient Voltage Protection 这个是浪涌测试标准,对应国标GB T17626.5-2008。标准规定了10/70us组合波发生器,1.2/50us组合波发生器的详细要求。这个“组合波发生器”就是浪涌测试仪。 在消费类电子领域,我们主要用到1.2/50us组合波。这个“1.2/50us”是对浪涌测试仪的电压放电要求,标题中的“...
相较于ESD Gun测试只能得知是Pass还是Fail的测试结果,TLP测试会由低电流至高电流进行一次又一次的ESD放电模拟,并且于每次放电时同时量测待测物两端的电压与电流,测试所得之TLP特性图能帮助我们更深入了解TVS在遭遇ESD时的I-V特性与箝制电压(Clamping Voltage)。箝制电压即为TVS在遭受ESD冲击时测得的工作电压,因此...
从TLP曲线中看出。两者的雪崩击穿电压一致,雪崩击穿后Diode一直维持正电阻特性,而SCR触发负电阻特性,泄放效率上SCR远高于Diode。因为高压工艺在制备高压阱时受推结深度,推结浓度等影响导致BreakDown Voltage的Min与Max相差较大,且设计不当可能导致雪崩击穿直接演变为热击穿。所以HV Diode SCR的稳定性较差。
用于ESD分析的传输线脉冲(TLP)测试--元件级
其TLP曲线如图三所示,在16KV HBM时压降不到6V。无源器件虽然很占面积,但是其ESD防护能力优异,同时还能与其它功能集成。 二.常规防护器件 在CMOS工艺下,寄生参数最为理想的器件当属SCR,其能满足部分射频芯片的需求,且面积远小于无源器件,泄放效率也较为优异,但是SCR Trigger Voltage过高的问题一直无法避免,即便是LVTS...