抗混叠设计是ADC模拟前端设计里非常重要的一部分。抗混叠设计,并不能孤立去考虑,而是应该结合ADC类型、实际电路中的各种噪声,系统地去设计。了解频率混叠的发生机制,掌握防止频率混叠方法,才能设计出良好的ADC抗混叠模拟前端。 审核编辑 :李倩
Sigma-Delta(Σ-Δ)ADC属于ADC中很重要的一个结构,却以“理论知识晦涩难懂,不直观、不易懂”出名。半导体教育领航者移知教育推出了一个非常强大的课程《30天学会Σ-Δ ADC设计》,课程详细介绍了Σ-Δ ADC的基本工作原理,并带领同学在MATLAB建模和仿真(第四章),在virtuoso进行电路搭建(第五章),Σ-Δ ADC和PLL...
相比于Pi-peline ADC,连续时间Sigma-Delta ADC主要有以下几个优点:它有着更低的功耗,并且自身固有的抗混叠滤波功能,省去Pipeline ADC对前置滤波器的苛刻要求。由于这些优点,连续时间Sigma-Delta ADC还非常适合应用于医疗设备以及工业成像领域中。当然,连续时间Sigma-DeltaADC也有一定的缺点,主要是系统对时钟抖动非常敏...
2Sigma-Delta ADC原理 图1 Sigma-Delta ADC的概念在1962年由Yasuda和Murakami首次提出,系统框图如图1所示,主要包括抗混叠滤波器、环路滤波器、量化器、反馈DAC和数字抽取滤波器,其中Sigma-Delta调制器是核心部分,其决定着系统所能实现精度的上限。 下面详细介绍Sigma-Delta调制器中过采样和噪声整形关键技术的原理。 过...
高频率性能：连续时间 Sigma-Delta ADC 可以实现更高的采样率，适用于高频信号的获取和处理。抗混叠滤波...
因此,Sigma-Delta ADC的另一种精度提升技术——噪声整形技术于1954年首次提出,基本原理是改变量化噪声在频谱上的分布,将低频噪声搬移到高频,经后级数字抽取滤波器可以滤除信号带宽外的大部分噪声,从而提高带宽内的信噪比,如图四所示。 图四 整形后的量化噪声...
Delta-sigma (ΔΣ) ADC 基于过采样原理(Oversampling),将输入信号以较高的调制器频率(fMOD)进行采样,随后经过数字滤波和抽取,最后以较低的速率输出转换后数据(Data Rate)。 调制器频率(fMOD)与输出数据速率(Data Rate)之间的比率称为过采样率系数 (OSR,Oversampling Ratio)。
所谓阶数指的是sigma—Delta调制器中积分器的个数。一般阶数越高幅频特性越好,低频段的衰减也越厉害,高频段的通过性越好所能达到的有效位数越大,但是延迟也会很大,也会减小输入信号的摆幅,另外,由于噪声在高频的幅值过大,会使整个系统的稳定性降低。
sigma-delta ADC的主要弱点在于难以实现高速度，通常要求较高的过采样率，如16倍或更高，以满足多比特数据（如16比特）的需求。这导致信号带宽较大时，采样频率需相应提高，从而对OTA（运算放大器）提出较高要求，包括DC增益和GBW（带宽）。sigma-delta ADC的另一个优势是能够简化AD前端的抗混叠滤波器...
Delta-sigma ADC通过对信号进行过采样,放宽了对模拟抗混叠滤波器的要求,如图2所示。通过过采样,输入信号谱的调制部分在频域中被进一步分离,允许滤波器具有较缓慢的截止特性,从而降低了模拟抗混叠滤波器的设计难度。Delta-sigma ADC主要由数字电路组成,从而可以用硅实现,极大地发挥超大规模集成电路VLSI技术的优势。 数字...