比如 DDR4 的输出阻抗,可以为 RZQ/5 或者 RZQ/7 。 RZQ 是一个 PCB 上阻值固定的分立电阻元件,一般选取 240 欧这个阻值。RZQ 一端连接到 DRAM 的 ZQ pin,另一端接地。RZQ 对电阻是有要求的,首先阻值需要足够高的精度,另外阻值随温度变化的程度尽可能小。 在设计 DRAM 系统时,会根据传输线的情况,计算或...
有几个固定档位可供选择,以 RZQ 的若干份之一为单位。比如 DDR4 的输出阻抗,可以为 RZQ/5 或者 RZQ/7 。 RZQ 是一个 PCB 上阻值固定的分立电阻元件,一般选取 240 欧这个阻值。RZQ 一端连接到 DRAM 的 ZQ pin,另一端接地。RZQ 对电阻是有要求的,首先阻值需要足够高的精度,另外阻值随温度变化的程度尽可...
ODT:片上终端使能,ODT使能和禁止片内终端电阻; ZQ:输出驱动较准的外部参考引脚,应外接一个RZQ电阻到VSSQ,一般接到地; RESET:芯片复位引脚,低电平有效; CKE:时钟使能引脚; A12:A12为地址引脚,叫做BC引脚,有另外一个功能,A12会在READ和WRITE命令期间被采样,决定burst chop是否会被执行; CK,CK#:时钟信号线,DD...
DDR_TERM,DYN_ODT这两个参数和RZQ有关,C6678的RZQ是PTV15引脚,接45.3 ohm。可以看一下下面的应用文档。 https://www.ti.com/lit/an/sprabi1c/sprabi1c.pdf 4. 我的理解是用drive strength使用来控制信号驱动能力,RZQ/7这个是TI给的建议值。 5. 是通过software leveling,请看下面的文档。 https://www....
这里有提供输入时钟选择。读写burst的方式,一个顺序读取还有个strict 跳跃式读取。除非你有特殊的要求,一般都是顺序读取。输出驱动电阻控制RZQ/7和RTT电阻,这个电阻是从datasheet手册得到的。chip select pin 芯片cs选择引脚是否选用。看原理图是否需要。 图1.7...
这里有提供输入时钟选择。读写burst的方式,一个顺序读取还有个strict 跳跃式读取。除非你有特殊的要求,一般都是顺序读取。输出驱动电阻控制RZQ/7和RTT电阻,这个电阻是从datasheet手册得到的。chip select pin 芯片cs选择引脚是否选用。看原理图是否需要。 图1.7...
(1)控制线 ODT:片上终端使能,ODT使能和禁止片内终端电阻; ZQ:输出驱动较准的外部参考引脚,应外接一个RZQ电阻到VSSQ,一般接到地; RESET:芯片复位引脚,低电平有效; CKE:时钟使能引脚; A12:A12为地址引脚,也叫做BC引脚,有另外一个功能,A12会在READ和WRITE命令期间被采样,以决定burst chop是否会被执行; ...
驱动强度:RZQ/7, RZQ/6 (RZQ = 240欧姆) 刷新: 自动刷新 self-refresh 刷新周期: 平均刷新周期 7.8µs at -40℃≤Temperature≤85℃ 3.9µs at 85°C≤Temperature≤105°C 工况温度范围: 0°C至95°C(商业温度) -40°C至95°C(工业温度) ...
Output Driver Impdance Control:输出阻抗控制,默认选择RZQ/7。 Controller Chip Select Pin:片选管脚引出使能。这里选择disable,即不把DDR3内存颗粒的片选信号cs#引出来改用外部控制器驱动,这是由硬件原理图设计所决定的,因为在原理图设计中并没有把DDR3内存颗粒的cs#引到FPGA的引脚上。
对上面给出的框架图各个标号进行简单介绍: (1)控制线 ODT:片上终端使能,ODT使能和禁止片内终端电阻; ZQ:输出驱动较准的外部参考引脚,应外接一个RZQ电阻到VSSQ,一般接到地; RESET:芯片复位引脚,低电平有效; CKE:时钟使能引脚; A12:A12为地址引脚,叫做BC引脚,有另外一个功能,A12会在READ和WRITE命令期间被采样...