如果我们所用的所有库单元扇出负载为“1",那么setmaxfanout 1. 0 [allinputs]约束将强制所有的输人端口扇出数目为1,即它们只能与一个单元连接。否则,为了使输入端口只能与一个单元连接,我们要找出库中哪一个单元的扇出负载最小,在setmax_ fanout命令中使用这个值来保证在这个端口上只连接一个单元。如果单元上没...
设计规则优先级(向下优先级降低):max_capacitance、max_transition、max_fanout 设计规则检查说明 以输入端口IN1为例对设计规则的脚本进行举例 (1) set_max_capacitance:限制端口的最大电容负载值 #从工艺库找出设计中预期驱动器的最大允许电容负载setDRIVE_PIN TECH_LIB/invla27/Y#TECH_LIB为假设的库文件setMAX_...
如果我们所用的所有库单元扇出负载为“1",那么set_max_fanout 1. 0 [all_inputs]约束将强制所有的输人端口扇出数目为1,即它们只能与一个单元连接。否则,为了使输入端口只能与一个单元连接,我们要找出库中哪一个单元的扇出负载最小,在set_max_ fanout命令中使用这个值来保证在这个端口上只连接一个单元。如果单...
design rule的设置也是按照timing path划分的。基本的设置:set_max_transition来设置当前设计能够容纳的最大transition;set_max_capacitance设置当前设计能够容纳的最大capacitance;set_max_fanout设置当前设计能够容纳的最大fanout。 其中,max transition和max capacitance都可以分别设置data path和clock path(时钟路径要求更高...
dc_shell> set_addribute find(pin, ex25/BUFFDO/Z) max_fanout 2.0 上述的命令可以写在synopsys-dc.setup文件中。 (单元的延时) 在一个单元的综合库中,最核心的是对时序和功耗的描述。一个单元的延时跟以下因素有关: 器件内部固有的延时、输入转换时间(也称为输入上升/下降时间)、负载(驱动的负载及连线)...
设计规则修整的介绍如下:工艺库中包括厂商为每个单元指定的设计规则。设计规则有:max_capacitance, max_transition 和 max_fanout。映射过程中,DC会检查电路是否满足设计规则的约束,如有违反之处,DC会通过插入缓冲器( buffers)和修改单元的驱动能力(resizes cells)进行设计规则的修整。修正设计规则的步骤如下所示: ...
设计规则修整的介绍如下:工艺库中包括厂商为每个单元指定的设计规则。设计规则有:max_capacitance, max_transition 和 max_fanout。映射过程中,DC会检查电路是否满足设计规则的约束,如有违反之处,DC会通过插入缓冲器( buffers)和修改单元的驱动能力(resizes cells)进行设计规则的修整。修正设计规则的步骤如下所示: ...
set_max_fanout fanout数量太大一方面会导致route容易在此处出现congestion;另一方面可能会出现EM问题:由于fanout太大,输出电流过大,导致这部分的金属线长时间被熔断或变形,进而出现短路/断路的问题。 同样可能会出现EM现象的还有尺寸大的cell,例如大小为x24/x32;这种cell的默认属性为dont use。这种尺寸的cell,虽然驱动...
设计规则修整的介绍如下:工艺库中包括厂商为每个单元指定的设计规则。设计规则有:max_capacitance,max_transition和max_fanout。映射过程中,DC会检查电路是否满足设计规则的约束,如有违反之处.DC会通过插入缓冲器( buffers)和修改单元的驱动能力(resizes cells)进行设计规则的修整。修正设计规则的步骤如下所示: ...
设计规则有:max_capacitance, max_transition 和 max_fanout。映射过程中,DC会检查电路是否满足设计规则的约束,如有违反之处,DC会通过插入缓冲器( buffers)和修改单元的驱动能力(resizes cells)进行设计规则的修整。修正设计规则的步骤如下所示: DC进行进行优化的时候,如果下面的条件之一都满足了: ①所有的约束都...