写sdc 的时候 需要get DUT 内部的pins的hierarchy. 为了得到准确的 hierarchy, 最好读入netlist 在get pin. 但得到netlist 综合时间较长。 可以基于dc 综合吐出来的dut.ddc(dut 是top module),来get hierarchy.用dc 跑synthesis 或 dc_sync_quick(uick flow只是完成elab/compile -map_only). 等dc 吐出 dut...
create_clock -period 10 [get_ports CLK] set_multicycle_path6-setup -to [get_pins C_reg[*]/D] (等价于set_multicycle_path-setup 6 -to [get_pins C_reg[*]/D] ) 注意这条命令是要知道多时钟周期的终点寄存器的(注意:这条命令设置了所有的前级寄存器时钟端口到C_reg寄存器的D端口路径都是多时...
DC约束笔记 关于get_pins get_cells get_ports等的定义 关于建立保持与max/min的关系 2、setup time和hold time 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿打入触发器。 保持时间(hold time)是指在触发器的时钟信号上升沿到来以...
create_clock -period 2.5 -waveform {0 1.5} [get_ports Clk2] create_clock -period 3.5 -name V_Clk; # 这是虚拟时钟 create_generated_clock -name DIV2CLK -divide_by2 -source [get_ports Clk1] [get_pins I_DIV__FF/Q] set_clock_uncertainty -setup 0.14 [get_clocks *] set_clock_uncerta...
38get_pins命令:Creates a collection of pins that match the specified criteria。 get_ports命令:Creates a collection of ports from the current design that match the specified criteria. all_inputs命令:Returns a collection of input or inout ports in the current design. ...
set_case_analysis 0 [get_pins U1/sel] 或者 set_case_analysis 0 [get_ports sel] 与命令set_disable_timing相比,命令set_case_analysis会增加DC的运行时间,但使用模式分析命令较简单。 (2)接下来是分频电路: Design Compiler不能推导出分频时钟的波形。时钟信号可以通过任何的组合电路,但中止于寄存器。DC并不...
create_generated_clock–name G_CLK4] divide_by 1 –source [get_pins U1/B] [get_pins U2/Z] –combinational–add set_clock_groups –phisically_exclusive –group G_CLK3 –group G_CLK4 还有一种常见的情况是,时钟经过分频模块分出多个分频时钟,然后多个分频时钟经过时钟切换电路选择输出,而且分频电路...
set_ideal_network [get_pins U_A/C2/B] 那么,该理想属性可以传输到线d,此时线e不是理想的,但再加上set_ideal_network [get_pins u first a/C3/B]命令,结果线e也是理想的了。 2)使用set_dont_touch_network命令设置dont_tou...
create_generated_clock–name G_CLK4] divide_by 1 –source [get_pins U1/B] [get_pins U2/Z] –combinational–add set_clock_groups –phisically_exclusive –group G_CLK3 –group G_CLK4 还有一种常见的情况是,时钟经过分频模块分出多个分频时钟,然后多个分频时钟...
icc2_shell> get_attr [get_pins I_SDRAM_TOP/U250/Y] arrival_window {{{SYS_CLK} pos_edge {min_r_f -- --} {max_r_f 4.86809 5.08973}}} 所以方框中的两个值相减就能得到从A pin到Y pin的delay了。 其实这种方式也可以用来写脚本,不过稍微麻烦一些。