(7)get_object_name将找到的东西转化成数组 get_cells直接得到的东西是dc内部的collection集合,用起来比较麻烦,要用dc提供的一些关于collection相关的api,所以一个好的方法是用get_object_name把得到的collection变成数组 就像这样: 4.获取design中所有使用到的库中的cell get_lib_cells -of_objects [get_cells *]...
Usage: 用于将原先collection内容竖行逐行list输出 dc_shell>lsc [get_lib_cells class/*] class/AND2D1H7P5T20LVT class/SDFFD1H7P5T20SVT class/AOI22D1H7P5T20SVT class/INVD1H7P5T20SVT class/MXT2D1H7P5T20SVT编辑于 2024-04-29 08:24・IP 属地上海 ...
set all_lib_cells [get_lib_cells *]set use_lib_cells [get_lib_cells "INVD* NAND2D* NAND4D* NOR2D* NOR4D*"]set_dont_use [remove_from_collection ${all_lib_cells} ${use_lib_cells}]
1.18 DC中的各类参数的单位是如何确定的呢? 参数的单位由所使用库文件决定,在读入库之后,可以用report_lib去看库的信息,里边有详细的单位说明 1.19 DC中的对象有哪些? 设计变量:一共有八种:Design, cell, reference, port, pin, net, clock, library。其中cell是子设计的例化,reference是多个子设计例化的通称...
支持 .db、.v、.vhd、.edif、.vgh、.lib等，.db一般是厂商的单元库；.v是veilog的后缀；.vhd是...
get_ports 、get_pins 、get_designs 、get_cells 、get_nets 、get_clocks 、get_nets -of_objects [get_pins FF1_reg/Q] 、get_libs 、get_lib_cells 、get_lib_pins -->设计对象(的集合): 设计对象的物集,总之就是多个设计对象(组成一个集合) ...
get_cells, get_nets, get_clocks get_nets –of_objects [get_pins FF1_reg/Q] get_libs <lib_name> get_lib_cells <lib_name/cell_names> get_lib_pins <lib_name/cell_name/pin_names> all_inputs, all_outputs, all_clocks, all_registers all_connected all_fanin, all_fanout all_ideal_nets...
关于get_pins get_cells get_ports等的定义 关于建立保持与max/min的关系 2、setup time和hold time 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿打入触发器。 保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定...
参数的单位由所使用的库决定,在读入库之后,可以用report_lib去看库的信息,里边有详细的单位说明1.19 DC中的对象有哪些? 设计变量:一共有八种:Design, cell, reference, port, pin, net, clock, library。其中cell是子设计的例化,reference是多个子设计例化的通称,port是design的输入输出,pin是cell的输入输 出...
get_cells, get_nets, get_clocks get_nets –of_objects [get_pins FF1_reg/Q] get_libs <lib_name> get_lib_cells <lib_name/cell_names> get_lib_pins <lib_name/cell_name/pin_names> all_inputs, all_outputs, all_clocks, all_registers all_connected all_fanin, all_fanout all_ideal_nets...