使用差分信号时,第一件事是要确保系统正确端接。虽然接收器(FPGA或ASIC)可能有内部终端,但有时候这并不足以适当地端接系统,不采取其它措施的话,接收端数据捕捉可能会受影响。图3和图4显示了典型的LVDS和CML驱动器以及接收器所需的端接。可以使用一个差分端接电阻(RTDIFF),或者使用两个单端端接电阻(RTSE)。最...